1 / 42

Digitalno upravljanje UP

Digitalno upravljanje UP. 9.10.2014. Lab. vježbe: osnovne platforme. Texas Instruments Digital Power Experimenter Kit. Texas Instruments Renewable Energy Developer’s Kit (Solar / Renewable EVM). Lab. vježbe: pult za modeliranje.

cullen-hutchinson
Télécharger la présentation

Digitalno upravljanje UP

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Digitalno upravljanje UP 9.10.2014.

  2. Lab. vježbe: osnovne platforme Texas InstrumentsDigital Power Experimenter Kit Texas Instruments Renewable Energy Developer’s Kit (Solar / Renewable EVM)

  3. Lab. vježbe: pult za modeliranje • Na pultu za modeliranje sklopova učinske elektronike mogu se izvesti razni spojevi učinskih pretvarača • Putem digitalnog i analognog sučelja pretvarač se povezuje s upravljačkom platformom

  4. Načelna i el. shema dvostrukog silaznog pretvarača TI DPEK • Silazni pretvarač izveden je kao sinkroni (umjesto nul-diode ima tranzistor koji radi protutaktno pre-ma glavnom tranzistoru). Nema diskontinuiranog režima struje zavojnice! • Sve učinske komponente i pobudni sklop (DRV) smješteni su na modul. Radi nadzora stanja, modul daje signale struje, temperature i greške. • Opterećenje kanala 1 je kombinacija fiksnog (1 om) i impulsnog operećenja (1 om). Operećenje kanala 2 je konstantno. • Ulazni napon i oba izlazna napona mjere se putem otporničkih djelila.

  5. Izgled pločice digitalnog silaznog pretvarača TI DPEK Impulsni teret 1(1 om) SW2 JP1 SW1 Teret 2(sijalica) Teret 1(1 om) Impulsni teret 1(1 om) SW1 JP1(priključak vanjskog napona) Voltmetar SW2 SW3 Konfiguracijaza Boot Serijskakomunikacija Pretvarač 2 Pretvarač 1

  6. Izvedba digitalnog silaznog pretvarača TI DPEK na pločici JP1 Priključak vanjskog napona (9 V) SW1 Uključenje vanjskog napona SW2 Uključenje ulaznog napona za pretvarače SW3 Izbor izlaznog napona za prikaz na DMM M1 Energetski modul J2 Utor za pločicu s DSP • Za spoj s računalom potreban je JTAG emulator • LE diode su za slobodno korištenje • Na donjem rubu pločice nalaze se konektori za spajanje na vanjske signale/sklopove. Za proširenje funkcija osnovnog sklopa, ili gradnju prototipa nekog drugog sustava. Digitalni Voltmetar Impulsni teret SW1 Modul za 10A: TI PowerTrain PTD08A010W LED • mjerenje struje. • mjerenje temperature • prekostrujna zaštita • zastavica prekostruje • bez hladila ! SW2 controlCard 2808 SW3

  7. Blokovska shema pretvarača za obnovljive izvore Ulazni napon(iz panela) Relej Uzlazni pretvarač Trofazni izmjenjivač Silazni pretvarač; za punjenje baterije Sinkronizacija s mrežom • Ulazni napon je promjenljiva iznosa • Uzlazni pretvarač održava konstantnu vrijednost napona na ulazu u trofazni izmjenjivač • Regulacijom amplitude izlaznog napona izmjenjivača i faznog odnosa prema naponu mreže, prenosi se u mrežu zadana snaga

  8. Izgled pretvarača za obnovljive izvore controlCard SCI/GUIsučelje Baterija Mreža Vanjski napon9 V Sinkronizacijas mrežom Izlaznifilter

  9. Raspored podsklopova u pretvaraču za obnovljive izvore Trofazni (jednofazni)izmjenjivač controlCard Relej JTAG Baterija SCI/GUIsučelje Ulazni napon(iz panela) Mreža Uzlaznipretvarač Silazni pretvaračza punjenje baterije Vanjski napon9 V Sinkronizacijas mrežom Izlaznifilter

  10. Vin Vout PWM Regulator Sklopke (IGBT) LC član Upravljanje (regulacija) učinskog pretvarača Pojednostavljeni prikaz DUUP Funkcijska blokovska shema upravljanja učinskog pretvarača PWM(DAC) DSC ADC Pretvarač Sučelje Upravljački uredjaj Objekt upravljanja 0110101100 1011011101 0010100111

  11. Analogno / digitalno upravljanje Regulator Analogni ili Digitalni ?? Učinski pret. PWM Senzor(i)

  12. Analognisustav upravljanja “Analogno računanje” Diferencijalne jednadžbe Diferencijalne jednadžbe 1., 2., 3.,…reda Laplaceovatransformacija Odrediti: R1, R2, C1, C2

  13. Digitalnisustav upravljanja Jednadžba diferencija Odrediti: a1, a2, b0, b1, b2 Diferencijalne jednadžbe 1., 2., 3.,…reda Laplaceovatransformacija ILI Z transformacija

  14. Upravljački uredjaj i objekt upravljanja Primjeri učinskih pretvarača: Upravljački uredjaj (primjer): mikrokontroler iz porodice TMS320F280x Povratni signali (mjereni naponi i struje) Upravljački signali za tranz. sklopke • Sadrži 32 bitovnu jezgru i funkcijski specijalizirane podsklopove: ADC, ePWM, GPIO, eCAP, eQEP, CAN, I2C, SCI, SPI • Harvard arhitektura

  15. Code security 18Kw RAM 64Kw Flash + 1Kw OTP 4Kw Boot ROM Memory Bus ePWM eCAP eQEP CAN 2.0 B I2C SCI SPI GPIO 12-bit ADC Interrupt Management 100 MIPs C28xTM 32-bit DSP Peripheral Bus RMW Atomic ALU 32x32-bitMultiplier 32-bitTimers (3) 32-bit Register File Real-Time JTAG Watchdog Blokovski prikaz DSC iz porodice TMS320F280x DSP (C28xTM Core) • Brzina 100MIPS • Single cycle 32 x32-bit MAC (ilidual 16 x16 MAC) • Veoma brza reakcija na prekid • Read-modified-write u jednom ciklusu Memorija Brzo izvodjenje programa iz RAM i Flash memorije • 85 MIPS uzFlash Acceleration Technology • 100 MIPS izRAM zavremenski kritični kod Periferijski sklopovi Do6 ePWM, 4 eCAP, and 2 eQEP Ultra-brzi12-bit ADC • Frekvencija uzorkovanja do 6.25 MSPS • Dvostrukisample&holdomogućujeistovremenouzorkovanje • Auto Sequencer, do 16 konverzija bezCPU Komunikacijsko sučelje Niz standardnihkomunikacijskih portovaza jed-nostavno povezivanje s ostalim komponentama

  16. ADC SYSCLK Prescaler AnalogMUX S/H A 12-bitADC Module 8 ADCInputs ResultRegisters 16 words Event Trig. & Int. EPWMxA Trip Zone Time-Base EPWMxB Action Qualifier AnalogMUX Dead Band PWM Chop S/H B 8 ADC Inputs Counter Compare Start of Conversion Auto Sequencer ePWMi AD ePWM • Dva neovisna PWM izlaza po kanalu • Dva neovisna registra za usporedbu s vremenskom bazom • Oblikovanje izlaza na temelju dogadjaja • Oblikovanje izlaza za tipične konfiguracije učinskih pretvarača • Sklopovski izvedene zaštitne funkcije • High-Resolution PWM mod: promjena širine impulsa u koracima od 150 ps!! ePWM ADC • Količina podataka do 12.5 MSPS • Dvostrukisample/hold zaistovremenouzorkovanje • Analognisignal: 0V do 3V • 16 kanala, multipleksiranje 2x8 kanala • Sekvencer za samostalno izvodjenje do 16 pretvorbi • 16 registara za spremanje rezultata pretvorbi

  17. Izgradnja sustava od funkcijskih blokova Matematičke funkcije, logičke i sekvencijalnefunkcije, generiranje signala Funkcije za upravljanje specijaliziranim podsustavima(sučeljem)

  18. Blokovska izvedba sustava upravljanja

  19. Značajke blokova i prijenos podataka • Ovisnost samo o CPU: • Matematičke funkcije / algoritmi • Obično per-unit vrijednosti (0-100%) • Neovisnost o sklopovlju Izlazni (električki) signal ovisi o ulaznom podatku i načinu (modu) rada podsklopa // pointer & Net declarations int *CNTL_Ref1, *CNTL_Fdbk1, *CNTL_Out1; int *BUCK_In1, *ADC_Rslt1; intVref, Duty, Vout; // “connect” the modules CNTL_Ref1 = &Vref; CNTL_Out1 = &Duty; BUCK_In1 = &Duty; CNTL_Fdbk1 = &Vout; ADC_Rslt1 = &Vout; • Izlazni podatak ovisi o: • # bitova ADC (10 / 12 ?) • tipu signala (unipolarni, bipolarni) • pomaku nule (offset)

  20. Primjer dvostrukog silaznog pretvarača • Sve regulacijske funkcije izvode se u prekidnoj rutini (ISR) • Frekvencija izvodjenja svakog reg. kruga (i svakog bloka u njima) je 400 kHz • Frekvencija mjerenja izl. napona takodjer je 400 kHz

  21. Izvodjenje programa • Regulacijski zadaci:izvodjenje u ritmu 400 kHz • Izvodjenje potaknuto prekidom • Pozadinski, spori zadaci(zadaci niskog prioriteta)

  22. Dodatne funkcije • Oblikovanje reference: brzina promjene, vremensko zatezanje promjene • Izbor načina rada: otvoreni krug (“Ručno”), zatvoreni krug (“Automatski”) • Promjena parametara, izbor skupa parametara • Oblikovanje izlaznog PWM signala (Dead Band)nadzor rada PWM (Fault Trip)

  23. Podjela funkcija • Regulacijske funkcije odva-jaju se od dodatnih • Funkcije regulacije • Izvode se u pravilnom ritmu, vremenski su kritične • Izvodjenje se pokreće putem mehanizma vremenskih prekida • Dodatne funkcije • Ne trebaju istu brzinu iz-vodjenja kao regulacijske • Izvode se kao pozadinski (BG) zadaci.

  24. Code Composer Studio CPU Window Menus or Icons Help Project Manager: • Source & object files • File dependencies • Compiler, Assembler & Linker build options Full C/C++ & Assembly Debugging: • C & ASM Source • Mixed mode • Disassembly (patch) • Set Break Points • Set Probe Points Editor: • Structure Expansion Status Window Watch Window Graph Window Memory Window

  25. Korak 1: Provjera funkcionalnosti • Provjera ispravnosti mjerenja ulaznog napona i temperature modula • Provjera rada sklopa ePWM • Provjera ispravnosti mjerenja izlaznog napona i struje • Provjera područja promjene ulaznih i mjerenih veličina

  26. Korak 2: Zatvaranje kruga • Uključuje se regulator i blok za oblikovanje reference • Početni parametri regulatora izabiru se za stabilne odzive, spore dinamike • Promatra se promjena veličina zatvorenog kruga pri promjeni reference, opterećenja i ulaznog napona

  27. Korak3: Podešavanje regulatora • Referenca izlaznog napona je konstantna • Pretvarač treba dobro regulirati izlazni napon pri promjeni opterećenja • Regulator se podešava snimanjem odziva izlaznog napona pri impulsnom opterećenju

  28. Primjer postupka podešavanja regulatora • Uključenje impulsnog opterećenja i snimanje izlaznog napona kanala 1 • Uključiti kanal 1 ChannelEnable[1]=1postaviti Gui_Vset[1] na oko 1.8V • Uključiti impulsno opterećenje ActiveLoad=1prebaciti grafički prikaz na AC ScopeACmode=1povećati grafički prikaz ScopeGain=5 Odziv izlaznog napona kanala 1 pri imulsnoj promjeni opterećenja, na početku podešavanja parametara regulatora, uz polazne vrijednosti parametara Pgain, Igain, Dgain.Trajanje opterećenja 0.5msSlijedi inženjerski postupak podešavanja PID regulatora promatranjem odziva ...

  29. Primjer uspjeha pri podešavanju regulatora Odziv uz dobro podešeni regulator

  30. VisSim • VisSimGrafički alat za blokovski prikaz (modeliranje) linearnih i nelinearnih, dinamičkih, vremenski kontinuiranih, diskretnih i hibridnih sustava, te za • simuliranje, analizu i optimiranje sustava • implementaciju i ispitivanje sustava upravljanja na platformama s DSP Texas Instruments. • Autor: Visual Solution, Westford, Massachusetts – od 2014. u grupaciji Altair • VisSim blokovi • Osnovna su komponenta za gradnju modela. Postoji preko 200 matematičkih i inženjerskih blokova. • Osnovni (standardni) blokovi: prema funkciji razvrstani u skupine. Nekoliko primjera: • Arithmetic: * / -X summingJunction gain abs pow complexToReIm magPhase • Transcedental: sqrt sin cos tan exp ln log10 asin acos atan2 sinh cosh tanh • Linear systems: transferFunction stateSpace • Integration: integrator limitedIntegrator resetIntegrator • Matrix op.: multiply transpose invert reshape section matrixMerge indexAssigned eigenvalues linearSolve polyRoots polyFit splineFit fft ifft • Nonlinear: relay merge sampleHold limit max min quantize deadband case dalayedSwitch • Time Delay: timeDelay unitDelay • Boolean > < >= <= == != and not or xor • Signal Producer: const step ramp parabola sinusoid sawtooth triangleWave pulseTrain slider button dialogConstant dialogTable • Signal Consumer: plot display meter light histogram stripChart spectrumDisplay export

  31. VisSim • Toolbox biblioteke: • Sadrže modele komponenata koje se tipično susreću u sustavima s područja upravljanja (regulacije), elektromotornih pogona, hidraulike, procesne tehnike, plinske tehnike, obrade signala. • Modeli su napravljeni od osnovnih blokova. Korištenje tih modela bitno se ubrzava modeliranje čitavog sustava. • Dodatne biblioteke: • Usmjerene su na specifična inženjerska područja (discipline): komunikacije, razvoj algoritama u cjelobrojnoj aritmetici, neuronske mreže, projektiranje embedded sustava, hardware-in-the-loop simulaciju, ... • Posebni (vlastiti) blokovi: • Nužni su kad bi korištenjem isključivo postojećih blokova model sustava postao nepregledan. • Mogu se napisati u C, C++, Pascalu ili Fortranu.

  32. VisSim - Izgradnja modela • Organizacija modela • Prema funkcijama (operacijama) formiraju se podsustavi, koristeći top-down ili bottom-up pristup. • Podsustavi se “upakiraju” u blokove (compaund blokovi u terminologiji VisSim), pri čemu se na gornjoj razini prikazuje glavno povezivanje komponenata, a na razinama ispod opisuje logika svake komponente. • Model se gradi postavljanjem blokova u radno područje i medjusobnim povezivanjem. • Moguće je mijenjati orijentaciju i boju blokova, tok signala, mod (način) prikaza.

  33. VisSim – Prijenos signala • Prijenos signala • Signali se prenose “žicama”, ili putem varijabli. • Dimenziju signala prepoznaje se po debljini linije, a tip signala po boji trokutića na ulazu u blok (na bloku Plot trokutić prikazuje boju ispisa, a ne tip signala!!). • Skalarni signali prikazuju se tankom linijom, a vektori i matrice debelom (i ljubičastim trokutićem). • Boje za najčešće korištene tipove podataka:crvena realnizelena cjelobrojnižuta decimalni s nepomičnom točkom • Korištenjem varijabli za prijenos signala prikaz postane pregledniji. • Prema području djelovanja djelovanja, varijable mogu biti globalne i lokalne.Globalne varijable prenose signal u cijelom sustavu (sig, modSig, Vout1).Lokalne varijable prenose signal samo na razini definicije (:ulSig)

  34. Postavke za simulaciju • Izvodjenje simulacije • Simulacija se izvodi od početnog do konačnog trenutka, sa zadanim vremenskim korakom • Nakon završetka jedne, može se pokrenuti nova simulacija (Auto Restart) • U tom slučaju, stanja integratora, prijenosnih funkcija i jediničnog kašnjenja na kraju jedne simulacije mogu se koristiti kao početne vrijednosti na početku druge (Retain State). • Postupak numeričke integracije • S fiksnim korakom integracije: Eulerov obični i obrnuti, trapezni, Runge Kutta 2. i 4. reda • S adaptivnim korakom integracije: adaptivni Runge Kutta 5. reda, Burlish-Stoer.Postupci Adams-Moulton i adaptivni BDF podešavaju korak integracije prema zadanoj relativnoj i apsolutnoj pogrešci • Pravilo (palca) za izbor postupka • Koristiti najmanje kompliciran algoritam koji daje stabilne i ispravne rezultate. Dodatni parametri postupka num. integracije

  35. Prikaz rezultata • Signali se najčešće prikazuju kao funkcije vremena, koristeći blok Plot • Blok Plot koristi se i za XY prikaz, te za prikaz podataka dobivenih pomoću FFT. • U primjeru na slici, prikazuje se vektor podataka psd. Ispis podataka je uvjetan (kad je trig==1), a taj uvjet bude ispunjen kad se vektor osvježi novim podacima. • Podatke simulacije može se zapisati, radi kasnije obrade, u datoteke tipa .dat .m .mat .wav • Za prikaz signala (naročito radi praćenja) mogu se koristiti i “instrumenti s kazaljkom”, te linijski pokazivači • Interval kojem pripada vrijednost signala zorno se može prikazati pomoću svjetlosnog indikatora.Definiraju se tri područja vrijednosti; svakom području pridružuje se boja indikatora, a dodati se mogu zvuk i slika.

  36. VisSim/Embedded Controls Developer(VisSim/ECD) • VisSim/ECD Pretstavlja podršku za implementaciju sustava upravljanja na DSC Texas Instruments, iz porodica F280x, F280xx (Piccolo) i F283x (Delfino).Na temelju blokovskog prikaza sustava upravljanja automatski se generira C kod i izvršni kod, rezultat učitava u memoriju u ciljnog sustava, te ostvaruje veza za praćenje rada, podešavanje parametara i snimanje odziva . • Uporabom VisSim/ECD pojednostavnjuje se i ubrzava programiranje periferijskih sklopova ciljnog sustava: ADC, ePWM, eCAP (Event Capture), SPI (Serial Peripheral Interface), SCI (Serial Communications Interface), I2C (Inter-Integrated Circuit), digital GPIO (General-Purpose Input/Output), QEP (Quadrature Encoder), CAN (Controller Area Network) • Pri gradnji modela koriste se, pored standardnih blokova, biblioteke specifične za područje primjene i ciljni sustav: • biblioteka za periferijske sklopove ciljnog sustava • biblioteka za operacije u cjelobrojnoj aritmetici • TI C200 Motor Control

  37. Regulacija dvostrukog silaznog pretvarača v1

  38. Regulacija dvostrukog silaznog pretvarača v2

  39. Pozadinski zadaci

  40. Podešavanje parametara i snimanje odziva • Regulacijski dio na punoj brzini; pozadinski zadaci na 100 Hz • Dio za inicijalizaciju, uvjetno snimanje • Dio za zapis veličina sustava, radi promatranja i obrade

  41. Postavke za AD i ePWM

  42. U nastavku ... Razumijevanje načina rada sklopova ePWM i AD, radi ispravnog parametriranja !

More Related