1 / 45

第七章 半导体存储器

第七章 半导体存储器. 7.1 概述. 半导体存储器是 固态 存储器 SSD (Solid State Drives) ，具有存储密度高，体积小，容量大，读写速度快，功耗低等优点 !. 分类：. 非挥发存储器（ Non-Volatile Memory--NVM ）. 掩模 ROM. 可编程 ROM (PROM--Programmable ROM). 可擦除可编程 ROM (EPROM--Erasable PROM). 只读存储器 ROM (Read- Only Memory). EEPROM (Electrically EPROM)/E 2 PROM.

donna-tran
Télécharger la présentation

第七章 半导体存储器

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 第七章 半导体存储器 7.1 概述 半导体存储器是固态存储器SSD (Solid State Drives) ，具有存储密度高，体积小，容量大，读写速度快，功耗低等优点!

  2. 分类： 非挥发存储器（Non-Volatile Memory--NVM） 掩模ROM 可编程ROM (PROM--Programmable ROM) 可擦除可编程ROM (EPROM--Erasable PROM) 只读存储器ROM (Read- Only Memory) EEPROM (Electrically EPROM)/E2PROM 按功能特点 Flash Memory (快闪存储器，如U盘) FRAM (Ferro-electric RAM 铁电存储器) 静态存储器SRAM (Static RAM) 主要用于高速缓存和服务器内存 随机存储器RAM (Random Access Memory) 动态存储器DRAM (Dynamic RAM) SDRAM, DDR-RAM等 挥发存储器（Volatile Memory--VM）或者称易失存储器

  3. 主要指标：存储容量、存取速度。 存储容量：用字数×位数表示，也可只用位数表示。如，某动态存储器的容量为109位/片。 7.2 只读存储器ROM 7.2.1 掩模只读存储器 1. ROM的构成 存储单位:字

  4. 2.工作原理 ROM是组合逻辑电路 d3=W1+W3=A’1A0+A1A0

  5. A0~An-1 W0 W(2n-1) • 3. 看待ROM（存储器）的三个不同的角度 • 组合逻辑 • 查找表 (Look-up table) • 译码－编码的过程 真值表 输入变量 输出变量 D0 Dm

  6. 4. 数据与存储矩阵对应关系 存储矩阵的每个交叉点是一个“存储单元”，存储单元中有器件存入“1”，无器件存入“0” 存储器的容量: 字数 x 位数

  7. 7.2.2 可编程只读存储器PROM 编程时VCC和字线电压提高 写入时，要使用编程器

  8. 7.2.3 可擦除可编程只读存储器 一、EPROM(UVEPROM-Ultra Violet) SIMOS: Stacked-gate Injection MOS; 叠栅注入MOS 浮置栅极为氮化物是可 以存储电荷的电荷势阱 行列地址译码器

  9. i D 浮栅无电子 浮栅有电子 v V O V GS T1 T2 存储电荷前 存储电荷后 GND 5V 5V 5V GND 5V 浮栅MOS管 电流传输特性 2. 存储原理 VT1<VT<VT2 截止状态:浮栅上带有负电荷时,使得MOS管的开启电压变高, 加控制栅电压VT时,截止,存”1” 导通状态:浮栅上没有电荷时, 加控制栅电压VT (5V)时,导通,存”0”

  10. 25V GND 25V 3. 编程原理：先擦除，再写入(编程) (1) 擦除 用紫外线或X射线，距管子2厘米处照射15~20分钟； 阳光下1周，荧光灯下3年。 (2) 写入 1.源漏极加高压(+20V~+25V), 发生雪崩击穿 2.在控制栅极Gc上加高压(+25V,50ms) 吸引高速电子穿过SiO2到达浮栅， 这个过程称为Hot carrier injection 书上称为雪崩注入 见备注

  11. 二、EEPROM/E2PROM 浮栅隧道氧化层MOS FlotoxMOS: Floating gate Tunnel Oxide MOS T2为了提高擦、写的可靠性 T1为实现数据存储的存储管 存储原理： Gf存电荷前,正常控制栅极电压3V下,T1导通, 存0 Gf存电荷后,正常控制栅极电压3V下,T1截止, 存1

  12. 写1 (擦除/充电): Wi和Gc加20V、10ms的正脉冲 Bj接0，电子通过隧道区从漏极进入浮置栅极Gf 写0(写入/放电):Gc接0，Wi和Bj加20V 10ms的正脉冲, 电子通过隧道区从浮置栅极Gf向漏极释放 EEPROM的编程过程：先擦除，再编程！ (1)擦除就是给浮栅的充电 ，相当于写“1” (2)写入就是将需要写“0”的单元的栅极放电 区别于EPROM的hot-electron injection 这种称为 tunnel injection 书上称为隧道效应或称隧道注入 有兴趣可以参考http://encyclopedia.thefreedictionary.com/flash+memory

  13. 三、快闪存储器Flash Memory 按结构又分为NOR Flash和NAND Flash。基本单元为SIMOS--叠栅注入MOS，特点是浮栅Gf与衬底间SiO2更薄10~15nm(相比EPROM的30~40nm,E2PROM的20nm)，Gf与源极S有极小的重叠区，即隧道区。下面主要指的是NOR Flash。 存储单元相对于EEPROM，只需要一个MOS管，结构简单，集成度高，成本低。因为MOS管的源极是连在一起的，所以擦除时按固定大小的存储容量(典型为128-512kbits) 整体擦除，所以叫Flash Memory，用来形容擦除速度快。

  14. 和E2PROM相比，需要电压明显减小，这源于更薄的SiO2绝缘层。Flash ROM具有在系统可编程(ISP, In-System Programmability)的能力。在许多场合，Flash ROM也被直接称为E2PROM. NOR Flash的擦除和写入（编程） 擦除（写0）类似E2PROM，基于隧道效应 写入（写1）类似EPROM，为雪崩注入 NAND Flash的擦除和编程都基于隧道效应

  15. NAND Flash的擦除和写入（编程）

  16. NOR Flash同一位线上的单元是并联的关系，逻辑上为或非逻辑 NOR指的就是或非逻辑的意思 NAND Flash同一位线上的单元是串联的关系，逻辑上为与非逻辑 NAND指的就是与非逻辑的意思

  17. NOR Flash结构 NAND Flash结构

  18. NOR Flash和NAND Flash的比较: 1. 擦除和写入方式相同：按块擦除和写入； 2. 存储单元的连接方式不同，或非和与非； 3. 读出方式不同: NOR是线性编址，可以按字节随机访问；而NAND是分了块页字节三个地址寻址，只能按块读取。显然NOR接口简单, 存取单位为字节, 可以随机访问;而且具有XIP的功能（eXecute In Place，本地执行），常用来存放程序代码； 4. NOR寿命短（10万次），NAND（100万次）；因为XOR的擦除基于隧道注入，而写入基于雪崩注入，它们是不对称操作，加速了存储单元老化的速度。 5. NOR写入和擦除速度慢, 存储密度低, 成本高；NAND相反, 所以现在的U盘等便携存储用的是NAND Flash。

  19. U盘往往内部包括了微处理器（右侧芯片）和Flash memory（主要是NAND Flash），之所以可以在比较低的单电源条件下工作，因为芯片内部往往有电荷泵（charge pump ）用于提升电压，以满足在擦除和写入时对高电压的要求。 虽然，ROM可读也可写，但写入速度慢，另外写入或擦除操作是有损操作，SIO2绝缘层很薄，随着写操作次数增加，也在不断损耗，一旦绝缘层彻底击穿，将不能再编程。所以可写ROM的编程次数都是有限的，典型次数为100万次(NAND Flash)。

  20. MLC (Multi-Level Cell ) vs SLC (Single-Level Cell ) A Single-Level Cell, SLC, memory card stores one bit in each cell, leading to faster transfer speeds, lower power consumption and higher cell endurance. The only disadvantage of Single-Level Cell is the manufacturing cost per MB. Based on that, the SLC flash technology is used in high-performance memory cards. A Multi-level Cell, MLC, memory card stores two or more bits in each cell. By storing more bits per cell, a Multi-Level Cell memory card will achieve slower transfer speeds, higher power consumption and lower cell endurance than a Single-Level Cell memory card. The advantage of Multi-Level Cell memory card is the lower manufacturing costs. The MLC flash technology is used mostly in standard memory cards. The Multi-Bit Cell, MBC, is a similar technology to the Multi-Level Cell but stores only two bits per cell.

  21. 见备注

  22. Kingston 1G SD card 左侧为三星K9G808U0M MLC Flash ROM 2bits/cell 右侧为SD控制芯片

  23. 四、FeRAM/FRAM (Ferro-electric RAM) Ramtron公司在1992年下半年开始生产供销售的铁电存储器。 器件: FM18L08 256kB Bytewide FRAM Memory (一) 相对于EEPROM和Flash优势之处 1. 铁电存储器的读写速度更快。与其它存储器相比，铁电存储器的写入速度要快10万倍以上。读的速度同样也很快，和写操作速度上几乎没有太大区别。 2. FRAM存储器可以无限次擦写，而EEPROM只能进行100万次擦写。 3. 铁电存储器所需功耗远远低于其他非易失性存储器。

  24. (二) FRAM原理 FRAM利用铁电晶体的铁电效应实现数据存储。铁电效应是指在铁电晶体上施加一定的电场时, 晶体中心原子在电场的作用下运动，并达到一种稳定状态；当电场从晶体移走后，中心原子会保持在原来的位置。这是由于晶体的中间层是一个高能阶，中心原子在没有获得外部能量时不能越过高能阶到达另一稳定位置，因此FRAM保持数据不需要电压，也不需要像DRAM一样周期性刷新。由于铁电效应是铁电晶体所固有的一种偏振(电)极化特性，与电磁作用无关，所以FRAM存储器的内容不会受到外界条件(诸如磁场因素)的影响，能够同普通ROM存储器一样使用，具有非易失性的存储特性。

  25. FRAM晶体结构

  26. (三) FRAM存储单元结构类似DRAM FRAM的存储单元主要由电容和场效应管构成，但这个电容不是一般的电容，在它的两个电极板中间沉淀了一层晶态的铁电晶体薄膜。

  27. 前期的FRAM的每个存储单元使用2个场效应管和2个电容，称为“双管双容”(2T2C)，每个存储单元包括数据位和各自的参考位，简化的2T2C存储单元结构如图(a)所示。2001年Ramtron设计开发了更先进的“单管单容”(1T1C)存储单元。1T1C的FRAM所有数据位使用同一个参考位，而不是对于每一数据位使用各自独立的参考位。1T1C的FRAM产品成本更低，而且容量更大。简化的1T1C存储单元结构(未画出公共参考位)如图(b)所示。前期的FRAM的每个存储单元使用2个场效应管和2个电容，称为“双管双容”(2T2C)，每个存储单元包括数据位和各自的参考位，简化的2T2C存储单元结构如图(a)所示。2001年Ramtron设计开发了更先进的“单管单容”(1T1C)存储单元。1T1C的FRAM所有数据位使用同一个参考位，而不是对于每一数据位使用各自独立的参考位。1T1C的FRAM产品成本更低，而且容量更大。简化的1T1C存储单元结构(未画出公共参考位)如图(b)所示。 位线(数据位) 位线(参考位) 位线(数据位) 字线 字线 (b) (a)

  28. (四) FRAM的读/写操作 FRAM保存数据不是通过电容上的电荷，而是由存储单元电容中铁电晶体的中心原子位置进行记录。直接对中心原子的位置进行检测是不能实现的。实际的读操作过程是：在存储单元电容上施加一已知电场 (即对电容充电)，如果原来晶体中心原子的位置与所施加的电场方向使中心原子要达到的位置相同，中心原子不会移动；若相反，则中心原子将越过晶体中间层的高能阶到达另一位置，在充电波形上就会出现一个尖峰，即产生原子移动的比没有产生移动的多了一个尖峰。把这个充电波形同参考位(确定且已知)的充电波形进行比较，便可以判断检测的存储单元中的内容是“1”或“0”。 无论是2T2C还是1T1C的FRAM，对存储单元进行读操作时，数据位状态可能改变而参考位则不会改变(这是因为读操作施加的电场方向与原参考位中原子的位置相同)。由于读操作可能导致存储单元状态的改变，需要电路自动恢复其内容，所以每个读操作后面还伴随一个“预充电”(pre-charge)过程来对数据位恢复，而参考位则不用恢复。晶体原子状态的切换时间小于1ns，读操作的时间小于70ns,加上“预充”时间60ns,一个完整的读操作时间约为130ns。 写操作和读操作十分类似，只要施加所要的方向的电场改变铁电晶体的状态就可以了，而无需进行恢复。但是写操作仍要保留一个“预充”时间，所以总的时间与读操作相同。FRAM的写操作与其它非易失性存储器的写操作相比，速度要快得多，而且功耗小。

  29. 7.3 随机存储器（RAM） 7.3.1 静态随机存储器SRAM （一）RAM的结构 分为静态随机存储器SRAM和动态随机存储器DRAM两种。 (1) 读写控制信号R/W’: 控制电路处于读出,还是写入状态。 (2) 片选信号CS’: 控制I/O端是否处在高阻状态。

  30. （二）静态RAM的存储单元 1. 六管NMOS静态存储单元

  31. Cell sizes (μm²/bit or mm²/Mbit)

  32. 7.3* DRAM:四管动态MOS存储单元 动态存储单元是利用MOS管栅极电容可以存储电荷的原理 T1 T2交叉连接作存储器用，数据以电荷的形式存储在T1 T2的寄生电容C1和C2上，而C1和C2上的电压又控制着T1 T2的导通或截止，产生位线B和B’上的高、低电平。 C1被充电，且使C1上的电压大于开启电压，同时C2没被充电， T1导通、T2截止。VC1=Q’=1，VC2=Q=0，存储单元存0状态。

  33. 动态存储单元的电路结构还可以更简单，进一步提高存储密度，降低成本动态存储单元的电路结构还可以更简单，进一步提高存储密度，降低成本 单管电路

  34. DRAM芯片组 成的内存模块

  35. 7.4 存储器容量的扩展 7.4.1 位扩展方式 目标存储器容量 N= 已有存储芯片容量 例：用1024字×1位RAM芯片构成1024字×8位RAM存储器 需要片数N=8 方法：所有输入信号都并联(地址信号、片选信号和读写信号); 输出各自独立。

  36. 目标存储器容量 N= 已有存储芯片容量 7.4.2 字扩展方式 例：用256字×8位RAM芯片组成1024字×8位存储器。 需要片数N=4

  37. 0FFH 000H 100H 1FFH 200H 2FFH 300H 3FFH 各片地址分配情况： 当要求字和位同时扩展时，先字扩展或先为扩展都可以，最终结果都是一样的。

  38. 7.5 用存储器实现逻辑函数 1. ROM的地址输出为二进制译码，既输出为地址变量的最小项 2. 存储矩阵根据其存储内容，实现数据输出为各最小项的或运算

  39. 例7.5.1用ROM实现由8421-BCD码到八段显示器的译码器。例7.5.1用ROM实现由8421-BCD码到八段显示器的译码器。

  40. ROM的简化表示方法。 都转换为4变量函数

  41. 第7章 习 题 题[7-3] 某台计算机内存设置为32位地址线，16位并行数据输入/输出，问其最大存储量是多少？ 寻址能力或寻址空间是系统性能参数之一 最大存储容量＝232×16b（bit，比特）＝236b ＝233B（Byte字节）＝223kB＝213MB＝23GB＝8GB

  42. 题[7-4] 试用4片4k×8位的RAM芯片组成16k×8位的RAM存储器。

  43. 题[7-5] 试用4片2114(1024×4的RAM芯片)和3-8译码器74LS138实现4096×4位的RAM存储器。 注意74138的使用！

  44. LGS (GM) – SDRAM GM72V661641CT7J - GM7 = LGS: Lucky Gold Star GM72V661641CT7J - 1 = FPM or EDO: 2 = SDRAM GM72V661641CT7J- C = 5 volt V = 3.3 volt GM72V661641CT7J-1 = 16 Megabit chip 2 = 128 Megabit chip 5 = 256 Megabit chip 6 = 64 Megabit chip GM72V661641CT7J- Internal Organization: 16162 = 1Meg x 16 (16Mb chip) 1642 = 4Meg x 4 (16Mb chip) 1682 = 2Meg x 2 (16Mb chip) 28164 = 8Meg x 16 (128Mb chip) 2844 = 32Meg x 4 (128Mb chip) 2884 = 16Meg x 8 (128Mb chip 56164 = 16Meg x 16(256Mb chip) 5644 = 64Meg x 4 (256Mb chip) 5684 = 32Meg x 8 (256Mb chip) 66164 = 4Meg x 16 (64Mb chip) 6644 = 16Meg x 4 (64Mb chip) 6684 = 8Meg x 8 (64Mb chip) GM72V661641CT7J----- 1 GM72V661641CT7J ---- CT / CLT (Revision?) GM72V661641CT7J ---- Speed: 10K = PC66 specifications. 7K = PC100,222 specifications 7J = PC100,322 specifications8 = 125MHz specifications. 75 = PC133 specifications. 7 = 143MHz specifications.

More Related