1 / 13

ATLAS 実験における FTK 受信モジュールの 開発構築と実機試験

ATLAS 実験における FTK 受信モジュールの 開発構築と実機試験. 早大理工　 白神賢 飯澤知弥、木村直樹、郡川智洋、昌子貴洋、 　仲松弥、寄田浩平、他 ATLAS-FTK group 日本物理学会 2013 年秋季大会 高知大学 朝倉キャンパス 2013 /9/20 （金） 20pSM-10. FTK 全体像. Data Fomatter 各処理単位へ分配. Input Mezzanine ROD からの hit を Cluster 化. Dual-output HOLA ROD の出力を FTK 用にコピー. Waseda. FNAL.

gavivi
Télécharger la présentation

ATLAS 実験における FTK 受信モジュールの 開発構築と実機試験

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. ATLAS実験におけるFTK受信モジュールの開発構築と実機試験ATLAS実験におけるFTK受信モジュールの開発構築と実機試験 早大理工　白神賢 飯澤知弥、木村直樹、郡川智洋、昌子貴洋、 　仲松弥、寄田浩平、他 ATLAS-FTK group 日本物理学会 2013年秋季大会 高知大学朝倉キャンパス 2013/9/20（金） 20pSM-10

  2. FTK全体像 Data Fomatter 各処理単位へ分配 Input Mezzanine RODからのhitを Cluster化 Dual-output HOLA RODの出力を FTK用にコピー Waseda FNAL UChicago ATCA AM board(並列) パターンパッチング AUX board(並列) トラックフィッティング PISA Argonne FTK to LVL2 Crate FTK全飛跡情報をLVL2へ 日本物理学会　2013年秋期大会

  3. FTKのInput Advanced Telecom Computing Architecture Pixel (IBL) 80Mch (12M) SCT 6Mch x 4crate DF バンチ衝突 ~20(40)MHz x8枚 ROD ROD ~75kHz Within 2.5μs Event rate: 100kHz ~1kHz Within 40ms ROD data: 40MHz 32bit data (最大2hitを含む) Fiber x4 ROB ROB IM(計128枚) 512 Fiber links(Pixel/IBL:256, SCT:256) LVL2 CPU Farm 日本物理学会　2013年秋期大会

  4. 受信部の詳細(IM) FPGA一つがPixel, SCTそれぞれを一つずつ受け取りClusteringを行う →FPGAには全て同じFWを実装できる Pixel FMC FPGA Spartan6 SCT to DF from ROD Pixel SCT Fiber links Clustering 小 SCT Pixel ToT 5 1 2 3 4 中 φ 大 η 平均: 3.5幅: 4 : ToTの重み付け平均 日本物理学会　2013年秋期大会

  5. 受信部の詳細(DF) 並列処理のためのデータ分割及びoverlap regionにおけるhitのsharingを行う η方向を4分割 φ方向を16分割 overlap region ビーム軸 ビームスポット η方向ではビーム衝突点のz positionを考慮して、φ方向ではトラックの曲率からヒットを重複分配する → 取り回しが複雑に 最上流における、高速・複雑な処理を可能にし、柔軟性や堅牢性を持たせる為にATCAを採用 ATCA用にIMのoutputを変更 日本物理学会　2013年秋期大会

  6. テスト用IMから実機用IMへ DFの開発に伴いIMをそれまでのテスト版から実機版へと変更 VME用IM ATCA用IM DF EDRO VME ATCA VME用IM ATCA用IM 日本物理学会　2013年秋期大会

  7. IMテスト戦略 Standalone Test @Waseda Test @CERN Test @FNAL Test @Waseda ←疑似ヒット 送信モジュール Pixel/SCT ↓評価ボード ROD HOLA Mini-backplane ATCA DF ATCA 読み出し 読み出し 読み出し FTKシステム下流へ η-φ Tower ・IMのみのテスト ・変更点であるOutputのテスト ・IM-DF Communicationテスト ・Inputのテスト ・データフローテスト ・実際の運転環境でのデータフローテスト DONE ~2013,7 DONE ~2013,8 On-going 2013,9 ~ 2013,11~ 日本物理学会　2013年秋期大会

  8. Standalone Test @Waseda 320MHzでは output全線を同一のClock phaseで読み出すのは困難 それぞれの線ごとに読み出すClock phaseを変えることも可能だが、、、 ↓評価ボード 3になってしまう 立ち上がりが早い Kintex7FPGA データ読み出しの様子 データ読み出しの様子 データ読み出しの様子 データ読み出しの様子 データ読み出しの様子 データ読み出しの様子 データ読み出しの様子 データ読み出しの様子 評価ボードを用いてIMのみのテスト VME用IM → ATCA用IMに伴う変更点の動作確認を行った 200MHz DDRでラッチすることで、FPGA内での線ごとの配線の差が減少 →→ データ読み出しに成功 IMでデータ作製 ↓ FMCコネクタを介してLVDS320MHzでoutput ↓ 評価ボードでreferenceと比較し、PCで読み出し 16進数 16進数 16進数 16進数 16進数 16進数 16進数 16進数 2 8 1 1 4 4 3 8 1 4 4 2 8 8 1 2 ~finalize Spartan6 FPGAs 4 4 8 2 8 1 1 2 DATA (2進数表示) DATA (2進数表示) DATA (2進数表示) DATA (2進数表示) DATA (2進数表示) DATA (2進数表示) DATA (2進数表示) DATA (2進数表示) PCで読み出し 2 4 8 2 4 8 1 1 4 1 2 2 8 8 1 4 日本物理学会　2013年秋期大会 IMが送信するデータ : X”888…8”→ X”444…4” → X”222…2” → X”111…1” →.. IMが送信するデータ : X”888…8”→ X”444…4” → X”222…2” → X”111…1” →.. IMが送信するデータ : X”888…8”→ X”444…4” → X”222…2” → X”111…1” →.. IMが送信するデータ : X”888…8”→ X”444…4” → X”222…2” → X”111…1” →.. IMが送信するデータ : X”888…8”→ X”444…4” → X”222…2” → X”111…1” →.. IMが送信するデータ : X”888…8”→ X”444…4” → X”222…2” → X”111…1” →.. IMが送信するデータ : X”888…8”→ X”444…4” → X”222…2” → X”111…1” →.. IMが送信するデータ : X”888…8”→ X”444…4” → X”222…2” → X”111…1” →..

  9. Test @FNAL • IM-DF間のコミュニケーションテスト • ATCAに実装する代わりにMini backplaneからの電源供給にてテスト 2013,8/29 Fermilab High-rise 10Fにて データ読み出しの様子 IMが送信するデータ : X”aaa…a”→ X”555…5” →.. (200MHz : 1clockあたり5ns) IMでデータ作製 ↓ DF内のreferenceと比較 ↓ μ controller、Mini backplaneを介して、PCで読み出し Clockを5/16 ns 遅らせて読み出し Clockを5/16 ns 遅らせて読み出し good bad good bad さらに、5/16 ns 遅らせて読み出し さらに、5/16 ns 遅らせて読み出し bad bad good good bad good good bad Mini backplane good bad bad bad 裏には μ controllerが IM-DF初接続の記念すべき瞬間!! PCで読み出し → データの読み出しに成功 ATLASで使用するエレクトロニクスの要求：Error Rate < 10-16をクリア 日本物理学会　2013年秋期大会

  10. 量産に向けた最終テストスタンド構築@Waseda • Clustering FWを実装しての、データフローテスト • 疑似ヒット送信モジュール → IM → DF(ATCA) → PC • 現在は、Mini backplaneでのテストを行っている • Inputの動作確認を行った後、 DF(ATCA)でのテストに移行 PC 疑似ヒット 疑似ヒット送信モジュール クラスター化 PC Mini backplane ATCA Run controlで制御 日本物理学会　2013年秋期大会

  11. Test @CERN • ATLASのトリガーフロー本流に干渉しないように、Pixel/SCTの一部領域の実データを受け取って、実際の運転環境でのFTK動作テストを行う • 並列処理における単一の処理単位系でのテスト（Vertical Slice） • 昨年末、VME用IMではテスト済 最終テストスタンド@Waseda Test @CERN 疑似ヒット 送信モジュール IBL/Pixel/SCT 実ヒット 疑似ヒット DF DF IM IM クラスタ情報 クラスタ情報 読み出し η-φ Towerへ 日本物理学会　2013年秋期大会

  12. 今後の予定 2014 2015 13(14) TeV Run シャットダウン (増強) LHC • Test @CERN (with IBL ROD & ATCA) • Quality Controlを整備 インストール・運用 IM • 最終版IMの量産 • Quality Control • 次期IM設計・製造 • 量産に向けて、最終テストスタンドの構築 日本物理学会　2013年秋期大会

  13. 纏めと展望 • 開発は戦略的かつ段階的に行っており、順調である • IM-DFテストを行った@FNAL • 読み出しに成功、エラーレート< 10-16 • IM-DF間の通信プロトコルを決定 • IM量産に向けて、最終テストスタンドの構築を開始@Waseda • SCT, PixelのFWも作成中 • 次期IM（〜最終版）のデザインを開始 • 年内にIBLROD& ATCAを含めたテストを行う予定@CERN • IMの量産に向けたQCを整備する • 年度内に最終版を決定・量産へ • QCを終えた後、2014年度始めにCERNへ輸送しインストール 日本物理学会　2013年秋期大会

More Related