1 / 70

3.1 概 述

第3章 FPGA／CPLD 结构与应用. 3.1 概 述. 组合电路 : 在逻辑上总是当前输入状态的函数 时序电路 : 其输出是当前系统状态与当前输入状态的函 数 , 它含有存储单元. 乘积项逻辑可编程结构. 图3-1 基本 PLD 器件的原理结构图. 一、可编程逻辑器件的发展历程. EPLD 器件. PROM 和 PLA 器件. 改进的 PLA 器件. GAL 器件. CPLD 器件. FPGA 器件. 内嵌复杂 功能模块 的 SoPC. 70年代. 80年代. 90年代.

henrik
Télécharger la présentation

3.1 概 述

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 第3章 FPGA／CPLD结构与应用 3.1 概 述 组合电路:在逻辑上总是当前输入状态的函数 时序电路:其输出是当前系统状态与当前输入状态的函 数,它含有存储单元.

  2. 乘积项逻辑可编程结构 图3-1 基本PLD器件的原理结构图

  3. 一、可编程逻辑器件的发展历程 EPLD 器件 PROM 和PLA 器件 改进的 PLA 器件 GAL器件 CPLD器件 FPGA器件 内嵌复杂 功能模块 的SoPC 70年代 80年代 90年代

  4. 二、 可编程逻辑器件的分类 图3-2 按集成度(PLD)分类 比对基准:GAL22V10

  5. 可编程逻辑器件从结构上区分,可分为乘积项结构器件和查找表结构器件.可编程逻辑器件从结构上区分,可分为乘积项结构器件和查找表结构器件. 可编程逻辑器件从编程工艺上划分,可分为一次性可编程器件(OTP)器件和多次性可编程器件器件. 一次性可编程器件(OTP)器件又分为熔丝型器件(如早期的PROM)和反熔丝型器件(如Actel公司的FPGA器件) 多次性可编程器件器件又分为紫外线擦除电可编程器件(EPROM),电可擦写编程器件(EEPROM),SROM查找表结构器件和Flash型器件.

  6. 3.2 简单PLD原理 一、 电路符号表示 图3-3 常用逻辑门符号与现有国标符号的对照

  7. 图3-4PLD的互补缓冲器 图3-5 PLD的互补输入 图3-6 PLD中与阵列表示 图3-7 PLD中或阵列的表示 图3-8 阵列线连接表示

  8. 二、 PROM（Programmable Read Only Memory) 图3-9 PROM基本结构： 其逻辑函数是：

  9. 图3-10 PROM的逻辑阵列结构 逻辑函数表示：

  10. 图3-11 PROM表达的PLD图阵列 图3-12 用PROM完成半加器逻辑阵列

  11. 三、 PLA(Programmable Logic Array) 图3-13 PLA逻辑阵列示意图

  12. 图3-14 PLA与 PROM的比较

  13. 四、 PAL(Programmable Array Logic) 图3-15 PAL结构： 图3-16 PAL的常用表示：

  14. 图3-17 一种PAL16V8的部分结构图

  15. 五、 GAL（Generic Array Logic) 图3-18 GAL16V8的结构图

  16. 乘积项逻辑 GAL： General Array Logic Device 最多有8个或项，每个或项最多有32个与项 EPLD Erasable Programmable Logic Device

  17. 时钟信 号输入 输入口 逻辑宏单元 输入/输出口 GAL16V8 固定或阵列 可编程与阵列 三态控制

  18. 图3-20寄存器模式组合双向输出结构 图3-19寄存器输出结构

  19. 图3-22 复合型组合输出结构 图3-21 组合输出双向结构

  20. 图3-24 输出反馈结构 图3-23 反馈输入结构

  21. 图3-25 简单模式输出结构

  22. 3.3 CPLD结构与工作原理 图3-26 MAX7000系列的单个宏单元结构

  23. (1) 逻辑阵列块(LAB) 图3-27- MAX7128S的结构

  24. (2) 宏单元 (3) 扩展乘积项 图3-28 共享扩展乘积项结构

  25. 图3-29 并联扩展项馈送方式

  26. (4) 可编程连线阵列 (5) 不同的LAB通过在可编程连线阵列(PIA)上布线，以相互连接构成所需的逻辑。 图3-30 PIA信号布线到LAB的方式

  27. (6) I/O控制块 图3-31-EPM7128S器件的I/O控制块

  28. 3.4 FPGA结构与工作原理 一、 查找表 图3-32 FPGA查找表单元： 图3-33 FPGA查找表单元内部结构

  29. 输入1 查黑 找盒 表子 输入2 输出 输入3 输入4 基于查找表的结构模块 什么是查找表? • 一个N输入查找表 (LUT，Look Up Table)可以实现N个输入变量的任何逻辑功能，如N输入“与”、N输入“异或”等。 • 输入多于N个的函数、方程必须分开用几个查找表（ LUT）实现

  30. 输入 A 输入 B 输入C 输入D 0 0 多路选择器 0 0 0 1 查找表 输出 16x1 RAM 1 0 0 0 0 查找表原理 0 0 0 1 1

  31. 二、 FLEX10K系列器件 图3-34 FLEX 10K内部结构

  32. 连续布线和分段布线的比较 连续布线 ( Altera 基于查找表（LUT）的 FPGA ) 连续布线 = 每次设计重复的可预测性和高性能

  33. FLEX 10K系列FPGA结构图

  34. 1、逻辑单元LE 图3-35 LE(LC)结构图

  35. 快速加法器, 比较器和计数器 图3-36 进位链连通LAB 中的所有LE

  36. 图3-37 两种不同的级联方式

  37. 2、 逻辑阵列LAB----是由一系列的相邻LE构成的 图3-38-FLEX10K LAB的结构图

  38. 3、 快速通道(FastTrack)—-是一系列水平和垂直走向的连续式布线通道 4、 I/O单元与专用输入端口 图3-39 IO单元结构图

  39. 数据宽度8,4,2,1 输出宽度8,4,2,1 RAM/ROM 256x8 512x4 1024x2 2048x1 D D 地址宽度 8,9,10,11 D D 写使能 写脉冲电路 输入时钟 输出时钟 5、 嵌入式阵列块EAB----是在输入、输出口上带有寄存器的RAM块，是由一系列的嵌入式RAM单元构成。 图3-40 用EAB构成不同结构的RAM和ROM

  40. 三、FPGA/CPLD生产商

  41. ispLSI系列：1K、2K、3K、5K、8K ispLSI1016 、ispLSI2032、 ispLSI1032E、ispLSI3256A MACH系列 ispPAC系列： LATTICE VANTIS （AMD） CPLD 其他PLD公司： ACTEL公司： ACT1/2/3、40MX ATMEL公司：ATF1500AS系列、40MX CYPRESS公司 QUIKLOGIC公司 SO MUCH IC！ FPGA CPLD

  42. FPGA： FLEX系列：10K、10A、10KE，EPF10K30E APEX系列：20K、20KE EP20K200E ACEX系列：1K系列 EP1K30、EP1K100 STRATIX系列：EP1系列 EP1S30、EP1S120 CYCLONE系列：EP1C20 EXCALIBUR系列： CPLD： MAX7000/S/A/B系列：EPM7128S MAX9000/A系列 MAX3000系列 ALTERA

  43. 3.5 FPGA/CPLD测试技术 一、 内部逻辑测试（可测性设计——如在ASIC设计中的扫描寄存器） 二、 JTAG（Joint Test Action Group---联合测试行动组）边界扫描测试 图3-41 边界扫描电路结构

  44. 表3-1 边界扫描IO引脚功能

  45. 图3-42 边界扫描数据移位方式

  46. 图3-43 JTAG BST 系统内部结构

  47. 图3-44 JTAG BST系统与与FLEX器件关联结构图

  48. 图3-45 JTAG BST选择命令模式时序 TAP控制器的命令模式有： SAMPLE／PRELOAD指令模式 EXTEST指令模式 BYPASS指令模式 IDCODE指令模式 USERCODE指令模式

  49. 3.6 FPGA/CPLD产品概述 一、 Lattice公司CPLD器件系列 ispLSI1000E系列 ispLSI2000E/2000VL/200VE系列 1. ispLSI器件系列 ispLSI5000V系列 ispLSI 8000/8000V系列 2.ispLSI器件的结构与特点: 系统可编程功能。 采用UltraMOS工艺。 短路保护功能。 边界扫描测试功能。 加密功能。

  50. 二、 Xilinx公司的FPGA和CPLD器件系列 1. Virtex E系列FPGA 2. SpartanⅡ器件系列 3. XC9500系列CPLD 4. Xilinx FPGA配置器件SPROM 5. Xilinx的IP核

More Related