Circuito Auxiliar de Autoteste de Conversores Analógico/Digitais

1. RAM Mecanismo de comutação 12 bits ADC Barramento de teste analógico FPGA Barramento de controlo DAC 12 bits Barramento ISA Sinal sinusoidal DAC Conversor A/D Cálculo do erro Erro = LUTdata - ADCdata Controlador + Look-up table Operações internas ( Hardware) Operações externas ( Software ) Cálculo de SINAD Método Sine-wave Fitting SINAD = 20 log [ (RMS sinal) / ( RMS erro) ] Valor medido SINAD = 40 dB ± 2dB, e = ±5% Sinal sinusoidal (Externo ou interno) Conversor A/D Gerador de Histograma Sinal triangular DAC ConversorA/D Cálculo de DNL DNL p (i) = H(i)/constante Controlador Controlador Operações internas ( Hardware) Operações internas ( Hardware) Operações externas ( Software ) Histograma Padrão Operações externas ( Software ) Cálculo de offset, ganho, DNL & INL DNL(i) = H (i) / Hspec (i) INL(i) = Σ DNL (j) Cálculo de desvio na origem, ganho, DNL & INL DNL(i) = DNLp (i) – 1\ INL(i) = Σ DNL (j) PD66 Circuito Auxiliar de Autoteste de Conversores Analógico/Digitais Alberto Rui Frutuoso Barroso Trabalho realizado no Laboratório de Microelectrónica - Projecto e Teste da FEUP Orientação: José Machado da Silva Plano de trabalho Objectivos do trabalho - Estudo dos métodos clássicos de teste de conversores A/D, e de métodos de implementação de operações de computação numérica. - Desenvolvimento de um método de cálculo de parâmetros de caracterização de CAD por sub-divisão do processamento em operações de hardware e software. - Implementação de um protótipo usando componentes discretos e circuitos lógicos programáveis. - Escrita do relatório. Desenvolver mecanismos que facilitem o autoteste em-circuito de conversores A/D embebidos, promovendo: -  a geração local de estímulos de teste -  o acesso electrónico -  o pré-processamento dos dados adquiridos. Detalhes Técnicos Trabalho realizado Arquitectura típica de circuito de interface analógica encontrado em sistemas integrados. A lógica reconfi- gurável presente no sistema pode ser reutilizada para implementar funções de teste. • Estudo de métodos de teste e caracterização de conversores A/D • Adaptação de um protótipo implementado com lógica reconfigurável • Estudo de implementações de operações matemáticas • Caracterização do conversor no ambiente de prototipagem. • Foram implementadas diferentes soluções de autoteste dos • parâmetros INL, DNL, e SINAD de um ADC de 12 bits Medida da relação sinal/(ruído + distorção) – SINAD Espectro do estímulo (FFT c/ janela) Lay-out da FPGA para medida de SINAD Medida da não-linearidade com estímulo sinusoidal – INL, DNL Medida da não-linearidade com estímulo triangular – INL, DNL Histograma do ADC Histograma do estímulo sinusoidal Nas diferentes soluções procurou-se minimizar a área requerida: - 900 portas lógicas (gerador triangular e obtenção de histograma) - 3000 portas lógicas (gerador sinusoidal e obtenção de SINAD e histograma) números da mesma ordem de grandeza de soluções existentes no mercado. PD66 – Circuito auxiliar de autoteste de conversores analógico/digitais Apresentação pública de trabalhos da LEEC do ramo TEC, FEUP 23 Julho 2001