1 / 60

Pregatire TIE Lectia nr. 3

Pregatire TIE Lectia nr. 3. Conf.dr.ing. Gheorghe PANA pana@vega.unitbv.ro. CUPRINS. Notiuni introductive de proiectare a PCB Structura unei componente virtuale Fabricarea PCB Rolul OrCAD Layout in proiectarea PCB Fisiere de proiectare create cu Layout Etapele proiectarii PCB

jeneil
Télécharger la présentation

Pregatire TIE Lectia nr. 3

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Pregatire TIELectia nr. 3 Conf.dr.ing. Gheorghe PANA pana@vega.unitbv.ro

  2. CUPRINS • Notiuni introductive de proiectare a PCB • Structura unei componente virtuale • Fabricarea PCB • Rolul OrCAD Layout in proiectarea PCB • Fisiere de proiectare create cu Layout • Etapele proiectarii PCB • Proiectarea schemei • Simularea schemei • Proiectarea layout-ului PCB • Post-procesarea Pregatire TIE - Lectia nr.3

  3. Rolul OrCAD Layout in proiectarea PCB • Programul OrCad Layout de proiectare a cablajului imprimat genereaza descrierea digitala a straturilor placii (layere) pentru fotoplotere si masinile cu comanda numerica - CNC (Computer Numerical Cntrol) care se folosesc la fabricarea placilor. Pregatire TIE - Lectia nr.3

  4. Rolul OrCAD Layout in proiectarea PCB Schema-bloc a mediului de realizare a schemelor electronice (sistemul ORCAD) Pregatire TIE - Lectia nr.3

  5. Rolul OrCAD Layout in proiectarea PCB Se proiecteaza layere (straturi) pentru: • Rutarea traseelor de cupru pe top, bottom si straturile inner (interne) • Dimensiunile gaurilor si loctia lor • Soldermask • Silk screen • Solder paste • Plasarea componentelor • Dimensiunile placii Pregatire TIE - Lectia nr.3

  6. Rolul OrCAD Layout in proiectarea PCB Layerele se pot prezenta din perspectiva: • Pozitiva – adica ceea ce se vede cu programulCAD reprezinta ceea ce va ramane pe placa; • Negativa – adica ceea ce se vede cu programul CAD reprezinta ceea ce se inlatura de pe placa. Pregatire TIE - Lectia nr.3

  7. Rolul OrCAD Layout in proiectarea PCB Layere prezentate din perspectiva pozitiva: • Conturul placii • Traseele de cupru rutate • Silk screen • Solder paste • Instructiunile de asamblare Pregatire TIE - Lectia nr.3

  8. Rolul OrCAD Layout in proiectarea PCB Layere prezentate din perspectiva negativa: • Planele de cupru • Gaurile (drill holes) • Soldermask-ul Pregatire TIE - Lectia nr.3

  9. Rolul OrCAD Layout in proiectarea PCBLayere pozitive Exemplu de trasee rutate: top-verde ,bottom-rosu, inner-albastru Separat, pe un alt layer, se precizeaza modul de realizare a gaurilor – etapa distincta. Pregatire TIE - Lectia nr.3

  10. Rolul OrCAD Layout in proiectarea PCBLayere negative Diferenta dintre planul fizic de cupru cu via termic si reprezentarea negativa in Layout: Zonele marcate cu galben (b) indica suprafetele de pe care se inlatura cuprul. Pregatire TIE - Lectia nr.3

  11. Rolul OrCAD Layout in proiectarea PCB Layere negative Exemplu de soldermask (masca de lipire) - se aplica pentru a delimita in cupru zona pad-urilor (a)-soldermask; (b) vedere negativa in layout Pregatire TIE - Lectia nr.3

  12. Rolul OrCAD Layout in proiectarea PCB Layere negative Exemplu de tipar pentru gauri: • rosu inchis=locatiile si dimensiunile gaurilor (vedere negativa) • rosu deschis=simboluri folosite impreuna cu “drill chart” Pregatire TIE - Lectia nr.3

  13. Rolul OrCAD Layout in proiectarea PCB Layere negative Exemplu de “drill chart”: Pregatire TIE - Lectia nr.3

  14. Fisiere de proiectare create cu Layout • Fisierul Layout - *.MAX=formatul proiectului PCB pentru lucru pe computer; • Fisierele Gerber=fisiere prin care Layout postproceseaza proiectul si il converteste intr-un format pe care il pot utiliza masinile de fotoprocesare si cele cu comanda numerica (CNC machines); Pregatire TIE - Lectia nr.3

  15. Fisiere de proiectare create cu Layout Fisierele Gerber • Numele “Gerber” provine de la cel al companiei Gerber Scientific Instruments, prima care a utilizat fabricatie cu fotoplotere. • Standardul care reglementeaza fisierele este EIA RS-274D. Pregatire TIE - Lectia nr.3

  16. Fisiere de proiectare create cu Layout • Standardul EIA RS-274D consta din: • Fisier de comanda pentru fiecare layer conductiv sau, simplu, fisier Gerber (comenzi urmate de coordonate XY necesare fotoploterului) • Fisier de descriere tehnica sau fisier de apertura (defineste dimensiunile pentru trasee, pad-uri si placi) • Standardul mai nou (febr.2010) este EIA RS-274X sau X-Gerber (Extendet Gerber Format) Parola pentru a deschide EIA RS-274X: Ucamco_2vt7Jk Pregatire TIE - Lectia nr.3

  17. Fisiere de proiectare create cu Layout Tabelul 1. Fisiere Gerber-Extensii Pregatire TIE - Lectia nr.3

  18. Fisiere de proiectare create cu Layout Tabelul 1. Fisiere Gerber-Extensii (continuare) Pregatire TIE - Lectia nr.3

  19. B. Etapele proiectarii PCBProiectarea layout-ului PCB Proiectarea layout-ului PCB presupune mai multi pasi: • Pregatirea schemei si generarea fisierului netlist (*.MNL) • Pregatirea PCB pentru rutare • Rutarea, care poate fi: • manuala (RECOMANDATA) • automata Pregatire TIE - Lectia nr.3

  20. Pregatirea schemei si generarea fisierului netlist *.MNL Etape: • Modificarea schemei electrice utilizata la simularea SPICE • Atribuirea de amprente (footprint-uri) lapart-uri • Creare de amprente noi (daca este cazul) • Verificarea regulilor electrice – DRC • Generarea listei de materiale – BOM • Generarea fişierului netlist (*.MNL) Pregatire TIE - Lectia nr.3

  21. Modificarea schemei electrice (utilizata la simularea SPICE) • Etapa necesara deoarece pe placa de circuit imprimat nu este loc pentru generatorul de semnal, bateria de alimentare, sarcina (difuzorul – in acest caz) • Se adauga conectoare (cel putin unul) pentru interconectarea cu elementele eliminate anterior si/sau pentru interconectarea intre modulele componente ale sistemului electronic (daca este cazul). Pregatire TIE - Lectia nr.3

  22. Modificarea schemei electrice (utilizata la simularea SPICE) • In exemplul ales se considera ca toate cele 3 pagini formeaza un singur sistem care se monteaza pe o singura placa de circuit imprimat. • Se recomanda utilizarea a 3 conectoare: • 1buc. la intrare (jack stereo 3,5mm diametru) • 1 buc. la iesire (conectare difuzor) • 1 buc. pentru alimentare de c.c a circuitului Pregatire TIE - Lectia nr.3

  23. Modificarea schemei electrice (utilizata la simularea SPICE) • Mufa stereo de la intrare • Trebuie create: • Part-ul • Footprint-ul Pregatire TIE - Lectia nr.3

  24. Modificarea schemei electrice (utilizata la simularea SPICE) • Exemple de conectoare Pregatire TIE - Lectia nr.3

  25. Modificarea schemei electrice (utilizata la simularea SPICE) Modificari: • In locul rezistentelor de 1G de la LM386 se pune “Place/No Connect”; • La intrarea amplificatorului in punte se adauga un potentiometru pentru ajustarea intensitatii sonore - volum (pot) • Se elimina rezistenta difuzorului, RL. Se pune un conector cu 2 pini (CON2). Se adauga in “Place part” libraria CONNECTOR.OLB. Pregatire TIE - Lectia nr.3

  26. Modificarea schemei electrice (utilizata la simularea SPICE) Modificari: • Se elimina bateria si se pune un conector cu 2 pini (CON2). • Se adauga 4 condensatoare electrolitice • CF1=100uF/16V la alimentarea generala • CF3=10uF/16V la alimentarea TL084 • CF4=CF5=100uF/16V la pinii de alimentare aCI-LM386 Pregatire TIE - Lectia nr.3

  27. Modificarea schemei electrice (utilizata la simularea SPICE) Modificari: • Se redenumesc: CF -> CF2RA -> RD1RB -> RD2 RECOMANDARE: este util ca numele tuturor componentelor sa se termine cu o cifra! Pregatire TIE - Lectia nr.3

  28. Modificarea schemei electrice (utilizata la simularea SPICE) Modificari: • Pentru conexiunile intre pagini (concatenarea schemei) se utilizeaza conectoare tip “off-page”Clic pe sau Place -> Off-Page Connector…Se editeaza numele si orientarea. Pregatire TIE - Lectia nr.3

  29. Modificarea schemei electrice (utilizata la simularea SPICE) Page 1 Pregatire TIE - Lectia nr.3

  30. Modificarea schemei electrice (utilizata la simularea SPICE) Page 2 Pregatire TIE - Lectia nr.3

  31. Modificarea schemei electrice (utilizata la simularea SPICE) Page 3 Pregatire TIE - Lectia nr.3

  32. Atribuirea de amprente(footprint-uri) lapart-uri • Se selecteaza desenul din Capture • Ctrl + E • Se deschide fereastra “Property Editor” • Se selecteaza la Filter by -> Orcad-Layout • Se selecteaza Parts (din bara de jos) • In coloana PCB Footprint se lasa denumirile propuse de Orcad sau se trec altele, dupa necesitati • Alte footprint-uri se pot vizualiza si aduce in fereastra de Property Editor lansand Layout (sau Layout CIS) Pregatire TIE - Lectia nr.3

  33. Atribuirea de amprente(footprint-uri) lapart-uri • “Property Editor” Pregatire TIE - Lectia nr.3

  34. Atribuirea de amprente(footprint-uri) lapart-uri • Toate componentele sunt THD • Toate condensatoarele electrolitice si cele nepolarizate au pinii dispusi radial4,7uF, 10uF – CYL/D.150/LS.100/.031100uF - CYL/D.300/LS.200/.0312n, 3,3n, 6,8n – RAD/.100X.050/LS.100/.03147n - RAD/.300X.200/LS.200/.031 • Rezistoarele au pinii dispusi axialAX/.400X.100/.031 Pregatire TIE - Lectia nr.3

  35. Atribuirea de amprente(footprint-uri) lapart-uri • Circuitele integrateTL084 - DIP.100/14/W.300/L.800LM386 - DIP.100/8/W.300/L.450 • ConectoareleCON2 - BLKCON.100/RH/TM1SQ/W.425/2SJ1-3523N (jack audio 3,5mm (tip mama)) – footprint-ul trebuie creat • Potentiometrul - VRES59 Pregatire TIE - Lectia nr.3

  36. Atribuirea de amprente(footprint-uri) lapart-uri • Layout -> Tools -> Library Manager Pregatire TIE - Lectia nr.3

  37. Crearea de footprint-uri noi • Pentru conectorul J1 – mufa audio, se folosesc dimensiunile geometrice din foaia de catalog SJ1-3523N audio 3.5mm connector.pdf • Pinul 1 are coordonatele (0.000, 0.000) Pregatire TIE - Lectia nr.3

  38. Verificarea regulilor electrice – DRC(Design Rules Check) • In fereastra Project manager se selecteaza nume.dsn apoi clic pe Pregatire TIE - Lectia nr.3

  39. Generarea listei de materiale – BOM • In fereastra Project manager se selecteaza nume.dsn apoi clic pe • BOM=Bill Of Materials • In fereastra de dialog care se deschide, se completeaza la “Header:” \tPCB Footprint si “Combined property string”: \t{PCB Footprint} Pregatire TIE - Lectia nr.3

  40. Generarea listei de materiale – BOM • In cazul proiectului, se obtine: Bill Of Materials November 26,2010 9:19:03 Page1 • Item Quantity Reference Part PCB Footprint • ____________________________________________________________________________________________________________ • 1 4 CF1,CF2,CF4,CF5 100uF CYL/D.300/LS.200/.031 • 2 4 CF3,C31,C32,C34 10uF CYL/D.150/LS.100/.031 • 3 2 C11,C12 4.7uF CYL/D.150/LS.100/.031 • 4 1 C13 2n RAD/.100X.050/LS.100/.031 • 5 2 C21,C23 6.8n RAD/.100X.050/LS.100/.031 • 6 2 C22,C24 3.3n RAD/.100X.050/LS.100/.031 • 7 2 C33,C35 47nF RAD/.300X.200/LS.200/.031 • 8 1 J1 Jack audio SJ1-3523N • 9 2 J2,J3 CON2 BLKCON.100/RH/TM1SQ/W.425/2 • 10 2 RD1,RD2 30k AX/.400X.100/.031 • 11 3 R11,R12,R13 200k AX/.400X.100/.031 • 12 4 R21,R22,R23,R24 220k AX/.400X.100/.031 • 13 1 R31 10k VRES59 • 14 2 R32,R34 1.2k AX/.400X.100/.031 • 15 2 R33,R35 10 AX/.400X.100/.031 • 16 1 U1 TL084/301/TI DIP.100/14/W.300/L.800 • 17 2 U2,U3 LM386 DIP.100/8/W.300/L.450 Pregatire TIE - Lectia nr.3

  41. Generarea fişierului netlist (*.MNL) • In fereastra Project manager se selecteaza nume.dsn apoi clic pe (Create netlist) • Clic Yes în fereastra de avertizare • Se alege Layout • Se bifează Run ECO to Layout (ECO=Engineering Change Orders) Pregatire TIE - Lectia nr.3

  42. Generarea fişierului netlist (*.MNL) Fereastra Create Netlist Pregatire TIE - Lectia nr.3

  43. Generarea fişierului netlist (*.MNL) • Mesaj de avertizare ca lipseste legatura intre un tip de componenta si footprint: Pregatire TIE - Lectia nr.3

  44. Generarea fişierului netlist (*.MNL) • Clic pe OK (pentru detalii) si apare mesajul Pregatire TIE - Lectia nr.3

  45. Generarea fişierului netlist (*.MNL) • Se revine in Capture • Se selecteaza condensatorul electrolitic C11 • Clic dreapta -> Edit Part • Se selecteaza, pe rand, pinii (unul este de lungime zero!) • Clic dreapta -> Edit Properties… • La Number se schimba P in 1 si N in 2 • Se inchide fereastra de editare a part-ului • Clic pe Update Current sau Update All • Se genereaza din nou *.MNL Pregatire TIE - Lectia nr.3

  46. Pregatirea PCB pentru rutare • Lansare Layout • File -> New • La “Input Layout TCH or TPL or MAX file” se alege din Browse _default.tch • La “Input MNL netlist file” se cauta fisierul *.MNL creat de utilizator • OBSERVATIE: la “Output Layout MAX file”, numele fisierului cu extensia MAX este la fel cu cel al fisierului MNL, incrementat cu 1. • Clic pe Apply ECO -> Accept this ECO Pregatire TIE - Lectia nr.3

  47. Pregatirea PCBpentru rutare Fereastra AutoECO Pregatire TIE - Lectia nr.3

  48. Pregatirea PCB pentru rutare Daca nu sunt erori Pregatire TIE - Lectia nr.3

  49. Pregatirea PCB pentru rutare • Se obtine: Pregatire TIE - Lectia nr.3

  50. Pregatirea PCB pentru rutare • Dreptunghiul trasat cu linie punctată se elimină cu clic pe butonul - OnlineDRC; • Conexiunile dintre componente (liniile trasate cu galben) se pot elimina cu clic pe butonul - Reconnect Mode. • Zoom In cu tasta I, Zoom Out cu tasta O; Pregatire TIE - Lectia nr.3

More Related