1 / 23

CIRCUITI ELETTRONICI ANALOGICI E DIGITALI

CIRCUITI ELETTRONICI ANALOGICI E DIGITALI. LEZIONE N° 7 (3 ore) Transistore multi emettitore Porta TTL prima versione Caratteristica di trasferimento Pilotaggio di carichi capacitivi Stadio d’uscita TOTEM-POLE Porta NAND TTL Standard. Richiami. Inverter a BJT

kalei
Télécharger la présentation

CIRCUITI ELETTRONICI ANALOGICI E DIGITALI

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. CIRCUITI ELETTRONICI ANALOGICI E DIGITALI LEZIONE N° 7 (3 ore) • Transistore multi emettitore • Porta TTL prima versione • Caratteristica di trasferimento • Pilotaggio di carichi capacitivi • Stadio d’uscita TOTEM-POLE • Porta NAND TTL Standard C.E.A.D.

  2. Richiami • Inverter a BJT • Caratteristica di trasferimento • Inverter ideale • Margini di rumore • Fan-in e Fan-out • Tempi di ritardo • Dissipazione di potenza • Logica DTL • Caratteristiche statiche e dinamiche della logica DTL C.E.A.D.

  3. Transistore multi emettitore • BJT a un emettitore BJT multi emettitore C C Q B B Q E E1 E2 C B E C B E1 E2 p n p n n n n C.E.A.D.

  4. Osservazioni • Il transistore multi emettitore si può vedere come due transistori accoppiati, sia come tre diodi connessi come in figura n n n p C.E.A.D.

  5. NAND TTL prima versione VCC RC 4k RB R1 2.2k 1.4k Q1 VU VA Q2 VCE - Q3 VB + R2 1k C.E.A.D.

  6. Osservazioni • Il transistore Q1 si comporta, staticamente, come tre diodi • Dinamicamente, quando Q2 è in forte conduzione, sul fronte di discesa di Vi, Q1 si comporta da transistore C.E.A.D.

  7. Caratteristica di trasferimento VCC VU 5 RC RB R1 4 k 4 k 1.4 k Q1 VU VA Q2 - Q3 VCE VB + R2 0.2 1 k VI 0 1.5 1.3 2 C.E.A.D.

  8. Pilotaggio di carichi capacitivi • Scarica a corrente costante (bIB) • Carica esponenziale t = RCC VCC VU 4 k RC VU C Q3 VI 0 T1 T2 t C.E.A.D.

  9. Osservazioni • Per ridurre il tempo t2 si deve diminuire RC • Ridurre RC comporta una maggiore dissipazione statica • Ridurre RC comporta una diminuzione del Fan-out • RC svolge la funzione di Pull-Up • Soluzione: sostituire il Pull-Up statico con un Pull-Up dinamico C.E.A.D.

  10. Stadio d’uscita TOTEM - POLE • R1, R2, Q2 parafase (se il collettore sale l’emettitore scende) • D0 serve per avere Q4 interdetto con Q2 e Q3 saturati • In assenza di D0 Q4 è in saturazione VCC RC .1 k R1 1.4 k Z1 Q4 Z4 Q2 D0 VI Z3 VU Z2 Q3 R2 C 1 k C.E.A.D.

  11. VCC RC RB .1 k R1 4 k 1.4 k Q4 Q2 D0 VI VU Q3 Z2 Z5 Z4 Z1 Z7 Z6 Z3 R2 C 1 k Porta NAND TTL Standar C.E.A.D.

  12. VCC RC RB .1 k R1 4 k 1.4 k Q4 Q2 D0 VI VU Q3 R2 Z7 Z3 Z1 Z6 Z4 Z5 Z2 C 1 k Correnti di scarica • La corrente di scarica di C è data da bIB3 • In base alla 7.8 C.E.A.D.

  13. VCC RC RB .1 k R1 4 k 1.4 k Q4 Q2 D0 VI VU Q3 R2 Z7 Z3 Z1 Z6 Z4 Z5 Z2 C 1 k Correnti di carica • La corrente di carica di C è (ingresso basso) • Ipotesi Q4 in saturazione C.E.A.D.

  14. VCC RC RB .1 k R1 4 k 1.4 k Q4 Q2 D0 VI VU Z2 Z6 Z4 Z5 Z1 Z7 Z3 Q3 R2 C 1 k Caratteristica di trasferimento VU 3.8 3 0.2 VI 0 0.6 1.5 5 1.3 C.E.A.D.

  15. Margini di rumore • NHL è basso a causa della caratteristica due ginocchi VU 3.8 3 0.2 VI 0 0.6 1.5 5 1.3 C.E.A.D.

  16. Uscita TRI - STATE • Si introduce un novo stato logico • ALTA IMPEDENZA “Z” • Più uscite Tri – state possono essere connesse in parallelo • Si deve garantire che logicamente sia possibile abilitarne solo una alla volta C.E.A.D.

  17. Buffer Tri - State • Invertente • Non invertente in out1 S 0 1 z in out2 S C.E.A.D.

  18. Circuito Tri – State” • Si deve obbligare sia Q2 che Q4 a non condurre VCC RC .1 k R1 1.4 k Q4 Z1 Z4 in Q2 D0 VI VU Z3 Z2 Q3 S R2 1 k C.E.A.D.

  19. Osservazioni • La max velocità di commutazione è limitata da T storage • T storage è dovuto alla saturazione dei BJT • La saturazione è necessaria per avere un’uscita costante anche se varia l’ingresso • Per aumentare la velocità di commutazione è necessario passare a logiche non saturate C.E.A.D.

  20. Diodo Schottky • La giunzione Silicio drogato “n” e metallo (alluminio) da luogo auna ginzione rettificatrice che prende il nome di DIODO SCHOTTKY • La tensione di soglia di un diodo schottky è più bassa di quella di un diodo “p-n” ( 0.4 V) C.E.A.D.

  21. Transistore SCHOTTKY • Mettendo un diodo Schottky fra base e collettore si ottiene un transistore che non può andare in saturazione 0.4 V 0.3 V 0.7 V C.E.A.D.

  22. NAND LS (74LS00) .12 k 20 k 8 k D1 Q5 D3 Q4 4 k Q2 D4 D2 Q3 1.5 k 3 k Q6 C.E.A.D.

  23. Conclusioni • Transistore multiemettitore • Porta TTL prima versione • Caratteristica di trasferimento • Pilotaggio di carichi capacitivi • Stadio d’uscita TOTEM-POLE • Porta NAND TTL Standard • Porta Tri State • TTl Low-power Schottky C.E.A.D.

More Related