Sinteza clasic ă a SLS

1. Capitolul 3 Sinteza clasică a SLS Proiectarea sistemelor digitale

2. Tematica • Etapele sintezei clasice a SLS sincrone • Determinarea maşinii reduse minime • Sinteza cu ajutorul registrelor Proiectarea sistemelor digitale

3. Etapele sintezei clasice E1. Pornind de la descrierea verbală se trece la descrierea formală prindiagrame de stare. E2. Se trece de la diagrama de stare la tabelul de evoluţie a stărilor. E3. Se încearcă reducerea numărului de stări. E4. Se asignează stările, adică se trece de la reprezentarea prin nume simbolice, la reprezentarea codificată binar a stărilor. E5. Se trece de la tabelul de stare la tabelul de tranziţie a stărilor şi tabelul de ieşire. E6. Din tabelul de ieşire se sintetizează funcţiile de ieşire printr-una dintre metodele cunoscute pentru sinteza SLC. E7. Se alege tipul de bistabil utilizat pentru sinteză. E8. Pornind de la tabelul de tranziţie a stărilor şi tabelul de excitaţie a bistabilelor, se generează tabelul de excitaţie al SLS sintetizate. Proiectarea sistemelor digitale

4. Etapele sintezei clasice E9. Din tabelul de excitaţie se sintetizează funcţiile de excitaţie printr-una dintre metodele cunoscute pentru sinteza SLC. E10. Se desenează SLS sintetizată. E11. Se analizează evoluţia în spaţiul stărilor pentru a verifica corectitudinea sintezei şi pentru a pune în evidenţă eventualele anomalii datorate caracterului incomplet specificat al funcţiilor de excitaţie şi de ieşire. De obicei, astfel de anomalii pot fi rezolvate prin introducerea unei comenzi asincrone de iniţializare dar, în anumite situaţii, se poate recurge la reproiectare prin precizarea corespunzătoare a valorilor nespecificate din tabelul de tranziţie al stărilor şi în tabelul de ieşire, care au generat anomalia. E12. Din cataloagele de componente se aleg circuitele integrate utilizate pentru implementarea efectivă a schemei. E13. În cazul unor scheme de mare complexitate sau care lucrează la valori apropiate de valoarea maximă admisă pentru frecvenţa impulsului de tact, este necesară şi analiza temporală a schemei obţinute. Eventualele anomalii puse în evidenţă aici pot conduce la necesitatea alegerii altor componente pentru implementare sau chiar la necesitatea alegerii unei alte metode de sinteză a funcţiilor de excitaţie şi ieşire. Proiectarea sistemelor digitale

5. Asignarea stărilor • Prinasignarea stărilor vom ȋnțelege asocierea de către proiectant a unei combinații binare unice fiecărei stări simbolice a unei maşini secvențiale. • Se observă că procesul de asignare este un proces artificial şi principial există o infinitate de asignări posibile, cu condiția ca la două stări diferite să fie asociate două combinații binare diferite. • În procesul de asignare se utilizează ca ipoteză de lucru fundamentală codificarea tuturor stărilor cu combinații binare având aceeaşi lungime. • În continuare vor fi analizate două metode frecvent utilizate pentru asignarea stărilor. Proiectarea sistemelor digitale

6. Starea y1 y0 A 0 0 B 0 1 C 1 0 Asignarea cu codificare de lungime minimă Presupunând că maşina secvenţială conţine N stări, vor fi necesare n variabile de stare astfel încât numărul de combinaţii binare să fie cel puţin egal cu N adică 2n N nlog(2)log(N) nlog2(N) De obicei se alege valoarea minimă n= log2(N) Exemplu: Se consideră o MS sincronă cu N=3 stări notate A,B,C. Pentru codificarea stărilor vor fi necesare n=log2(3)=2 variabile de stare notate y1y0. Asignarea naturală va avea forma: Combinaţia 11 este o combinaţie redundantă. Proiectarea sistemelor digitale

7. Asignări particulare În anumite situații pot fi utilizate si alte codificari cu lungime minimă sau nu , de exemplu codificarea Gray sau Johnson. Exemplu: Daca o masină secvențială are 8 stari, numarul minim de variabile de stare necesare codificării stărilor este log2(8)=3. În acest caz, se poate utiliza o codificare Gray pe 3 biți sau o codificare Johnson pe 4 biți. Proiectarea sistemelor digitale

8. Asignarea prin metoda ONE-HOT • Metoda de asignare One-hot numită şi metoda cu decodificre completă a stărilor se deosebeşte fundamental de metoda prezentată anterior prin faptul că numărul de stări este egal cu numarul variabilelor de stare. • Cu alte cuvinte, fiecărei stări ȋi corespunde o variabilă de stare. • Deoarece la un moment dat o MS poate să se afle ȋntr-o singură stare, rezultă imediat că ȋn fiecare moment trebuie să fie activă o singură variabilă de stare. • Dacă presupunem că variabilele de stare sunt active pe nivel ridicat, ȋnseamnă că fiecare combinație asignată va conține exact un 1. • Exemplu: Asignarea One-hot se va realiza cu 5 variabile de stare, ca ȋn tabelul de mai jos Proiectarea sistemelor digitale

9. Exemple de sinteză Proiectarea sistemelor digitale

10. Exemple de sinteză Să se sintetizeze un recunoscător de secvenţă dinamic (RSD) care semnalează prin 0 logic la ieşire ori de câte ori în şirul binar de la intrare apare secvenţa 10110. Schema este prevăzută şi cu o intrare de iniţializare asincronă Clear activă pe nivel coborât. Se vor lua în considerare atât varianta Mealy cât şi varianta Moore. Proiectarea sistemelor digitale

11. Exemple de sinteză – Modelul Mealy Proiectarea sistemelor digitale

12. Exemple de sinteză – Modelul Mealy Proiectarea sistemelor digitale

13. Exemple de sinteză – Modelul Mealy Proiectarea sistemelor digitale

14. Exemple de sinteză – Modelul Mealy Proiectarea sistemelor digitale

15. Exemple de sinteză – Modelul Mealy Analiza ȋn spațiul stărilor Proiectarea sistemelor digitale

16. Exemple de sinteză – Modelul Mealy Proiectarea sistemelor digitale

17. Exemple de sinteză – Modelul Moore Proiectarea sistemelor digitale

18. Exemple de sinteză – Modelul Moore Proiectarea sistemelor digitale

19. Exemple de sinteză – Modelul Moore Proiectarea sistemelor digitale

20. Exemple de sinteză – Modelul Moore Analiza ȋn spațiul stărilor Proiectarea sistemelor digitale

21. Exemple de sinteză – Modelul Moore Proiectarea sistemelor digitale

22. Exemple de sinteză – asignare ONE-HOT Vom relua exemplul precedent (modelul Moore) şi vom sintetiza schema folosind o asignare one-hot ca ȋn tabelul de mai jos. Pentru sinteza se utilizeaza bistabile tip D conectate ca in schema urmatoare. Atentie!La activarea semnalului de initializare bistabilul S0 trebuie sa treaca in starea 1 care devine strea activa dupa initializare. Celelalte bistabile trec in starea 0 (dezactivate). Proiectarea sistemelor digitale

23. Exemple de sinteză – asignare ONE-HOT Funcțiile de excitație şi de ieşire se obțin direct din diagrama de evoluție a MS. E=S5 Proiectarea sistemelor digitale

24. Determinarea maşinii reduse minime Proiectarea sistemelor digitale

25. Concepte fundamentale • Fie s(t+1)=g(s(t),x(t)) • z(t)=f (s(t),x(t)) • o MS sincronă complet specifictă şi fie Si şi Sj două stări ale acestei maşini secvențiale. • Fiexo secvență de intrare oarecare. Se numeşte x succesor al stării Sişi se noteazăxSistarea ȋn care ajunge maşina secvențiala pornind din stareaSidupă aplicarea secvențeix. • Se spune că stările SişiSjsuntk-echivalentedacă pentru orice secvențăxde lungimek, xSi=xSj. • Se spune că stările SişiSjsuntechivalente şi se noteazăSiSjdacă pentru orice secvențăxse obținexSi=xSj. • Se poate spune ca doua stari ale unei maşini secvențiale sunt echivalente dacă nu există nici un test prin care să ne putem da seama care dintre cele două stări a fost starea inițială. Proiectarea sistemelor digitale

26. Concepte fundamentale T1 Două stări sunt k+1 echivalente dacă sunt k-echivalente şi toți 1 succesorii lor sunt stări k-echivalente. Această teoremă oferă mecanismul de determinare iterativă a claselor de echivalență, pornind de la mulțimea tuturor stărilor considerate inițial ca fiind stări echivalente. Vom numi partiție de ordinul k şi vom nota πkreuniunea tuturor claselor de stări k-echivalente ale unei MSdate. T2 πk-1 = πk πk = πk+1 Această teoremă ne oferă criteriul de oprire a procesului iterativ de determinare a partiției de ecchivalență. πkse va numi partiție de echivalență. T3 Întotdeauna πn-1 = πn (n numărul de stări ale MS date) Această proprietate ne arată că procesul iterativ de determinare a claselor de echivalență este un proces finit. Proiectarea sistemelor digitale

27. Algoritmul Moore P1. Se porneşte de la tabelul de stare al MS şi se pun în evidenţă stările 1-echivalente prin compararea vectorilor de ieşire. P2. Se reface tabelul de stare grupând stările 1-echivalente într-un singur bloc şi eliminând vectorii de ieşire. Pentru fiecare stare următoare se precizează blocul din care aceasta face parte. P3. În noul tabel se compară liniile din fiecare bloc pentru a verifica dacă sunt echivalente. Dacă în fiecare coloană stările următoare fac parte din acelaşi bloc, stările comparate sunt echivalente. Dacă în cel puţin o coloană stările următoare fac parte din blocuri diferite, cele două stări vor face parte din blocuri diferite. P4. Se reface tabelul prin punerea în evidenţă a noilor blocuri şi se reia de la pasul precedent. Procesul se reia până când nu mai poate fi generat nici un bloc. În ultimul tabel stările din acelaşi bloc sunt stări echivalene deci a fost generată partiţia de echivalenţă. Proiectarea sistemelor digitale

28. Maşina redusă echivalentă Fie MS1 şi MS2două maşini secvenţiale sincrone complet specificate şi fie două stări oarecare SiMS1 şi SkMS2. Se spune că stările Sişi Sk sunt echivalente dacă secvenţăxaplicată celor două stări considerate ca stări iniţiale, se vor obţine secvenţe de ieşire identice. Se spune căMS1şi MS2 sunt două maşini secvenţiale echivalentedacă fiecărei stări din MS1îi corespunde o stare echivalentă în MS2şi reciproc. Se spune căMS2este maşina secvenţială redusăechivalentă cu MS1dacă este echivalentă cu MS1iar numărul de stări ale lui MS2nu mai poate fi redus. Proiectarea sistemelor digitale

29. Maşina redusă echivalentă - exemplu Proiectarea sistemelor digitale

30. Maşina redusă echivalentă - exemplu (A,E)   (B,D,F)   (C,G) Proiectarea sistemelor digitale

31. Maşina redusă echivalentă - exemplu Proiectarea sistemelor digitale

32. Proiectarea SLS cu registre Proiectarea sistemelor digitale

33. Variante de proiectare cu registre Proiectarea sistemelor digitale

34. Registrul 74LS194 – evoluția stărilor Proiectarea sistemelor digitale

35. Sinteza cu registru -exemplu Utilizând un registru 74LS194 să se proiecteze un numărător Johnson modulo 8 (cu 8 stări). Proiectarea sistemelor digitale

36. Sinteza cu registru -exemplu Proiectarea sistemelor digitale

37. Sinteza cu registru -exemplu Proiectarea sistemelor digitale

38. Sinteza cu registru -exemplu Proiectarea sistemelor digitale

39. Intrebări ? Proiectarea sistemelor digitale