1 / 30

디지털 인수분해기

회로해석 및 논리회로 실험. 디지털 인수분해기. 전기 공학과 2004731076 김윤재 [ 발표자 ] 2005730110 박범기 2005730111 김재우 2005730148 김동우. 목차. 1. 설계 목표 2. 관련이론 3. 설계 작품 설명 4. 트러블 슈팅 및 고찰 5. 조원 구성 및 역할. 1. 디지털 논리회로 실험을 통해 디지털 논리의 개념을 습득 2. 디지털 IC 의 사용방법을 숙지하여 논리회로 설계능력 배양 3. 논리 게이트의 조합으로 논리적 함수관계의 창의적 표현

lucrece-amadeus
Télécharger la présentation

디지털 인수분해기

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 회로해석 및 논리회로 실험 디지털 인수분해기 전기 공학과 2004731076 김윤재 [발표자] 2005730110 박범기 2005730111 김재우 2005730148 김동우

  2. 목차 1. 설계 목표 2. 관련이론 3. 설계 작품 설명 4. 트러블 슈팅 및 고찰 5. 조원 구성 및 역할

  3. 1. 디지털 논리회로 실험을 통해 디지털 논리의 개념을 습득 2. 디지털 IC 의 사용방법을 숙지하여 논리회로 설계능력 배양 3. 논리 게이트의 조합으로 논리적 함수관계의 창의적 표현 4. 복잡한 논리적 함수관계를 최대한 단순화 디지털 인수분해기 1. 설계 목표

  4. 디지털 인수분해기 2. 관련 이론 1) 기본 논리게이트 사용방법 2) 부울대수와 논리 조합 3) 논리조합회로의 설계 4) 디코더와 인코더 5) 숫자표시기와 그 응용

  5. 1) 브레인 스토밍 3. 설계 작품 설명 1. 다른 조에 비해 게이트수가 너무 많음 (36개) 2. 0값을 입력 시 7-segment LED OFF 3. 2-input NAND 게이트만을 이용한 회로도 구현 4. 복잡한 결선상태로 실패 확률 증가

  6. 2) 진리표 작성 3. 설계 작품 설명 입력 S/W 7-segment [2]

  7. 2) 진리표 작성 3. 설계 작품 설명 [2] B Table [2] B Table Don’t care 고려 B = A’BC’D’ + AB’C’D’ B = C’D’

  8. 2) 진리표 작성 3. 설계 작품 설명 [2] B Table [2] A Table A = A’D+C’D = D’(A’C’) B= C’D’

  9. 2) 진리표 작성 3. 설계 작품 설명 입력 S/W 7-segment [3]

  10. 2) 진리표 작성 3. 설계 작품 설명 [3] A Table [3] B Table B = A’D A = B’CD+BCD’ = C(B’D+BD’) = C(B D)

  11. 2) 진리표 작성 3. 설계 작품 설명 입력 S/W 7-segment [5]

  12. 2) 진리표 작성 3. 설계 작품 설명 [5] A Table A=BC’D + AC

  13. 2) 진리표 작성 3. 설계 작품 설명 입력 S/W 7-segment [7]

  14. 2) 진리표 작성 3. 설계 작품 설명 [7] A Table A= BCD

  15. 1) 브레인 스토밍 3. 설계 작품 설명 1. 다른 조에 비해 게이트수가 너무 많음 (36개) Don’ care 적용 및 카르노맵 최소화 – 16개 2. 0값을 입력 시 7-segment LED OFF 3. 2-input NAND 게이트만을 이용한 회로도 구현 4. 복잡한 결선 상태로 실패 확률 증가

  16. 3) 회로도 작성 (처음) 3. 설계 작품 설명

  17. 3) 회로도 작성 (변화1) 3. 설계 작품 설명 총 게이트수 51개!!

  18. 3) 회로도 작성 (변화2) 3. 설계 작품 설명 NOT 게이트 제거 가능!!

  19. 3) 회로도 작성 (최종 2-segment) 3. 설계 작품 설명

  20. 3) 회로도 작성 (최종 2-segment) 3. 설계 작품 설명

  21. 3) 회로도 작성 (최종 2-segment) 3. 설계 작품 설명

  22. 3) 회로도 작성(최종 전체) 3. 설계 작품 설명

  23. 4) 제작과정 3. 설계 작품 설명 <최종 작품> <게이트 입력부 (앞면)> <segment 출력부 (앞면)> <segment 출력부 (뒷면)> <게이트 입력부 (뒷면)>

  24. 3. 설계 작품 설명 1) 브레인 스토밍 Q1) 다른 조에 비해 게이트수가 너무 많음 (36개) A] Don’ care 적용 및 카르노맵 최소화 – 16개 2. 0값을 입력 시 7-segment LED OFF A] BI/RBO 단자에 A+B+C+D=0 적용 3. 2-input NAND 게이트만을 이용한 회로도 구현 A] NAND 게이트 진리표 및 부울대수 식 적용 4. 복잡한 결선상태로 실패 확률 증가 A] 스위치별로 전선의 색깔을 다르게 사용

  25. 4. 트러블 슈팅 디지털 인수분해기

  26. Q) 삼성전자에 입사한 Mr.Park 에게 첫 프로젝트가 주어졌다. 프로젝트명은 ‘디지털인수분해기 회로도 제작’이다. 그는 어떤 회로도를 제작해야 할까? 디지털 인수분해기 4. 고찰 회로도 작성해서 제출하게나

  27. 디지털 인수분해기 4. 트러블 슈팅

  28. 5. 진행현황 및 조원 구성 * 중간 고사 설계 회로도 작성 및 테스트 주간 점검 설계 제작 및 고장 점검 주간 점검 결과 발표 설계2 결과 발표 준비

  29. 디지털 인수분해기 5. 진행 현황 및 조원 구성 :자료 조사 : 발표 : 자료 분석 :작품설계

  30. 서적1) 디지털 논리회로 설계 및 실험 (문성룡 저) 서적2) 전기공학실험(실험 교재) (전기공학과) 서적3) 디지털 논리와 컴퓨터 설계 (Mano 저) 시뮬레이션 도구) Logic Works 디지털 인수분해기 관련 자료 및 Q&A 응?

More Related