html5-img
1 / 11

Reti Logiche t progetto 3

Ardit Tahiri 14/02/2012. Reti Logiche t progetto 3. ADDER 74X283. ADDER 74X283. L’ adder 74x823 è munito di 9 entrate , e da 5 uscite (oltre ovviamente a Vcc e GND che servono per alimentarlo).

odessa-kaufman
Télécharger la présentation

Reti Logiche t progetto 3

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. ArditTahiri 14/02/2012 Reti Logiche tprogetto 3 Ardit Tahiri - Reti Logiche T

  2. ADDER 74X283 Ardit Tahiri - Reti Logiche T

  3. ADDER 74X283 L’adder 74x823 è munito di 9 entrate, e da 5 uscite (oltre ovviamente a Vcc e GND che servono per alimentarlo). E’ composto da due batterie da 4 pin di entrata, da A1 a A4 e da B1 a B4, ed inoltre c’è un pin C0 che rappresenta il riporto, in caso si usino più di un dispositivo 74x283. Ardit Tahiri - Reti Logiche T

  4. ADDER 74X283 In uscita c’è una batteria da 4 pin che rappresenta la somma dei pin in ingresso (da S1 a S4), oltre al pin di riporto dell’uscita, C4. Ardit Tahiri - Reti Logiche T

  5. ADDER 74X283 Ardit Tahiri - Reti Logiche T

  6. ADDER 74X283 Somma due numeri binari di 4 bit, con un eventuale riporto iniziale. Può essere considerato come un Full-Adder a 4 bit. Ardit Tahiri - Reti Logiche T

  7. TestBench: corpo centrale del programma Ardit Tahiri - Reti Logiche T

  8. TestBench Nel TestBench facciamo delle somme, e attraverso simulazioni andremo a vedere se sono verificate o meno nei risultati. Ardit Tahiri - Reti Logiche T

  9. Simulazione Behavioural Ardit Tahiri - Reti Logiche T

  10. Simulazione Behavioural • In giallo sono indicati i segnali dei due carry (C4 come uscita e C0 come ingresso) • In verde è indicata la prima batteria da 4 bit (A4, A3, A2, A1) • In celeste è indicata la seconda batteria da 4 bit (B4, B3, B2, B1) • In rosso è indicata la batteria da 4 bit di uscita (S4, S3, S2, S) Ardit Tahiri - Reti Logiche T

  11. Simulazione PostRoute Ardit Tahiri - Reti Logiche T

More Related