1 / 106

第 4 章 8088 的总线操作和时序

第 4 章 8088 的总线操作和时序. 4.1 8088 处理器 8088 CPU 是 PC/XT 微型计算机的核心部件 8088 CPU 可应用于各种规模的智能控制系统 8088 CPU 具有最大模和最小模式，以及内置的多任务处理能力 8088 CPU 具有 40 个引脚，某些引脚具有双功能. 4.1 最小的 8088 系统. 最小配置下仅需 4 片外围芯片即可构成典型应用系统. 8088 处理器 引脚 （ 1 ）. 8088 和 8086CPU 都具有 40 条引脚，采用双列直插式封装

olesia
Télécharger la présentation

第 4 章 8088 的总线操作和时序

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 第4章8088的总线操作和时序 4.1 8088处理器 • 8088 CPU是PC/XT微型计算机的核心部件 • 8088 CPU可应用于各种规模的智能控制系统 • 8088 CPU具有最大模和最小模式，以及内置的多任务处理能力 • 8088 CPU具有40个引脚，某些引脚具有双功能

  2. 4.1 最小的8088系统 • 最小配置下仅需4片外围芯片即可构成典型应用系统

  3. 8088处理器引脚 （1） • 8088和8086CPU都具有40条引脚，采用双列直插式封装 • 为了减少芯片的引线，8088的许多引脚具有双重定义和功能，采用分时复用方式工作，即在不同时刻，这些引线上的信号是不相同的 • 8088的最大和最小两种工作模式可以通过引脚选择

  4. 8088处理器引脚 （2） 最小模式下的引线( =1) • A16～A19／S3～S6，地址、状态复用的引脚，三态输出。在8088执行指令过程中，某一时刻从这4个引脚上送出地址的最高4位A16～A19，而在另外时刻，这4个引脚送出状态信号S3～S6。 这些状态信息中，S6恒等于0，S5指示中断允许标志位IF的状态，S4、S3的组合指示CPU当前正在使用的段寄存器，其编码见表

  5. 8088处理器引脚 （3） 最小模式下的引线S4、S3的组合编码

  6. 8088处理器引脚 （4） 最小模式下的引线 • A15～A8，地址输出，三态。CPU寻址内存或接口时，从这些引脚送出地址A15～A8 • AD7～AD0，地址、数据分时复用的双向信号线，三态。当ALE=1时，这些引脚上传输的是地址信号。当ALE=0时，这些引脚上传输的是数据信号

  7. 8088处理器引脚 （5） 最小模式下的引线 • 输入输出／存储器控制信号，三态，用来区分当前操作是访问存储器还是访问I／O端口。若此引脚输出为低电平，访问存储器；若输出为高电平，则是访问I／O端口 • 写信号输出，三态。此引脚输出为低电平时，表示CPU正在对存储器或I／O端口进行写操作

  8. 8088处理器引脚 （6） 最小模式下的引线 • 数据传送方向控制信号，三态，用于确定数据传送的方向。高电平时，CPU向存储器或I／O端口发送数据；低电平时，CPU从存储器或I／O端口接收数据。此信号用于控制总线收发器74LS245的传送方向 • 数据允许信号，三态。该信号有效时，表示数据总线上有有效数据。它在每次访问内存或I/O端口以及在中断响应期间有效。它常用作数据总线驱动器的片选信号

  9. 8088处理器引脚 （7） 最小模式下的引线 • ALE地址锁存允许信号，三态输出，高电平有效。当它为高电平时，表明CPU地址线上有有效地址。因此，它常作为锁存控制信号将A19～A0锁存到地址锁存器 • 数据允许信号，三态。该信号有效时，表示数据总线上有有效数据。它在每次访问内存或I/O端口以及在中断响应期间有效。它常用作数据总线驱动器的片选信号

  10. 8088处理器引脚 （8） 最小模式下的引线 • READY 准备好信号输入引脚，高电平有效。它是由被访问的内存或I／O设备发出的响应信号，当其有效时，表示存储器或I／O设备已准备好，CPU可以进行数据传送。 若存储器或I／O设备没准备好，则使READY信号为低电平。CPU在T3周期采样READY信号，若其为低，CPU自动插入等待周期TW（1个或多个），直到READY变为高电平后，CPU才脱离等待状态，完成数据传送过程。

  11. 8088处理器引脚 （9） 最小模式下的引线 • INTR 可屏蔽中断请求输入信号，高电平有效。CPU在每条指令的最后一个周期采样该信号，以决定是否进入中断响应周期。这个引脚上的中断请求信号可用软件屏蔽 • 测试信号输入引脚，低电平有效。当CPU执行WAIT指令时，每隔5个时钟周期对此引脚进行一次测试。若为高电平，CPU则继续处于空转状态进行等待，直到引脚变为低电平，CPU才结束等待状态，继续执行下一条指令

  12. 8088处理器引脚 （10） 最小模式下的引线 • NMI 非屏蔽中断请求输入信号，上升沿触发。这个引脚上的中断请求信号不能用软件屏蔽，CPU在当前指令执行结束后就进入中断过程 • 中断响应信号输出，低电平有效，是CPU对中断请求信号INTR的响应。在响应过程中，CPU在该引脚连续送出两个负脉冲，可用作外部中断源中断向量码的读选通信号

  13. 8088处理器引脚 （11） 最小模式下的引线 • RESET 系统复位输入信号，高电平有效。为使CPU完成内部复位过程，该信号至少要在4个时钟周期内保持有效。复位后CPU内部寄存器的状态如表，当RESET返回低电平时，CPU将重新启动

  14. 8088处理器引脚 （12） 最小模式下的引线 • HOLD 总线保持请求信号输入，高电平有效。当某一总线上主控设备要占用系统总线时，通过此引脚向CPU提出请求 • HLDA 总线保持响应信号输出，高电平有效。这是CPU对HOLD请求的响应信号，当CPU收到有效的HOLD信号后，就会对其做出响应：一方面使CPU的所有三态输出的地址信号、数据信号和相应的控制信号变为高阻状态（浮动状态）；同时还输出一个有效的HLDA，表示处理器现在已放弃对总线的控制。当CPU检测到HOLD信号变低后，就立即使HLDA变低，同时恢复对总线的控制

  15. 8088处理器引脚 （13） 最小模式下的引线 • 系统状态信号输出。它与 和 信号决定了最小模式下当前总线周期的状态。三者的组合所表示的处理器操作见表

  16. 8088处理器引脚 （14） 最小模式下的引线 • CLK时钟信号输入引脚。8088的标准时钟频率为4.77MHz，时钟的占空比为33％ • Vcc5V电源输入引脚 • GND 地线

  17. 8088处理器引脚 （15） 最大模式下的引线 ( =0) • 此时，除23引脚到30引脚8个引脚外，其他引线与最小模式相同

  18. 8088处理器引脚 （16） 最大模式下的引线 • 、 、 总线周期状态信号输出，低电平有效，三态。这3个信号连接到总线控制器8288的输入端，8288对它们译码后可以产生系统总线所需要的各种控制信号。三个信号的代码组合以及对应的操作见表

  19. 8088处理器引脚 （17） 最大模式下的引线 • 、 总线请求／总线响应信号引脚。每一个引脚都具有双向功能，既是总线请求输入也是总线响应输出。但是 比 具有更高的优先权。这些引脚内部都有上拉电阻，所以在未使用时可以悬空 • 总线封锁信号输出，低电平有效。该信号有效时，CPU锁定总线，不允许其他的总线控制设备申请使用系统总线

  20. 8088处理器引脚 （18） 最大模式下的引线 • QS1、QS0指令队列状态输出。根据该状态信号，从外部可以跟踪CPU内部的指令队列。QS1、QS0的编码如表 • HIGH 在最大模式下始终为高电平输出 • 在最大模式下， 引脚不再使用

  21. T 4.2 8088的工作时序 • 微处理器按照一定时序来工作，时序包括：时钟周期和总线周期、指令周期 • 一条指令的执行需要苦干个总线周期才能完成；一个总线周期由若干个时钟周期构成 • 时钟周期：每个时钟脉冲的持续时间就称为一个时钟周期,即每两个时钟脉冲上升（下降）沿之间的时间间隔称为T状态（Clock Cycle） • 总线周期：通过总线进行一次读或写的过程称为一个总线周期, 即CPU从存储器或输入/输出端口，存取一个字节（或字）所要花费的时间（Bus Cycle） • 指令周期：执行一条指令所需要的时间（Instruction Cycle）

  22. 8088的时序组成（1） • 基本的总线周期： 1.存储器读或写 2.输入输出端口的读或写 3.中断响应 • 典型的总线周期 • 时序关系

  23. 指令周期 …… 总线周期 总线周期 …… …… 时钟周期 时钟周期 时钟周期 时钟周期 8088的时序组成（2） • 8088中，执行INC BYTE PTR[BX]指令（指令已在指令队列中）需要2个总线周期。

  24. 基本的指令周期时序

  25. 掌握时序的重要性 • 当CPU与存储器以及I/O端口连接时，要考虑如何正确地实现时序上的配合 • 了解时序有利于我们利用汇编编写核心代码的时候，选用适当的指令，以尽量缩短指令的存储空间和指令的执行时间 • 了解时序有利于我们深入地了解指令的执行过程 • 当微机应用于实时控制时，必须估计或计算CPU完成操作所需要的时间，以便与控制过程配合

  26. 存储器读周期（1）

  27. 8088最小模式存储器读周期（2）

  28. 存储器写周期（1）

  29. 8088最小模式存储器写周期（2）

  30. 中断响应周期

  31. CPU进入和退出保持状态时序

  32. 8088最大模式总线读操作时序

  33. 8088最大模式总线写操作时序

  34. 8088时序小结 正常的8088总线周期 (无论是读还是写) • 至少由4个时钟周期（Tl～T4）组成 • 在T1期间，A15～A8、A19／S6～A16／S3和AD7～AD0分别送出地址A15～A8、A19～A16和A7～A0，同时送出地址锁存允许信号ALE • 外部电路利用ALE把这些地址信号锁存到地址锁存器中，即可在锁存器的输出端得到完整的20位地址信号A19～A0 • 在写总线周期中，CPU从T2开始把数据送到总线上并维持至T4 • 在读总线周期中，CPU在T3到T4期间读入总线上的数据

  35. 4.3 系统总线 • 微型计算机采用总线结构 • 在CPU、内存、外设确定的情况下，总线速度是制约计算机整体性能的关键 采用总线技术的优点 1.利于模块结构设计，简化系统设计 2.便于板卡兼容 3.便于系统扩充与升级 4.便于诊断维修、降低成本

  36. 系统总线（1） 总线的分类 • 相对于CPU的位置，可分为片内总线和片外总线 • 相对于CPU的层次结构，可分为CPU总线、系统总线、外设总线 常见系统总线 • ISA总线，工业标准总线，用于286/AT • MCA总线，微通道总线，用于PS/2 • EISA总线，扩展工业标准总线，为32位CPU设计 • PCI总线，外围部件互连总线，具有“即插即用”功能。PCI总线是目前为止应用最广的系统总线

  37. 系统总线（2） • 从微机系统结构划分，有单总线结构和多总线结构两种 • 单总线结构：微机系统中只有单一的系统总线，所有部件都挂在这一条总线上。容易控制、便于扩充，效率低 • 多总线结构：微机结构中具有多条系统总线，以双总线结构为主 • 双总线结构分为 面向CPU的双总线结构 面向存储器的双总线结构

  38. 单总线结构

  39. 面向CPU的双总线结构

  40. 面向存储器的双总线结构

  41. 现代微机中的多总线结构

  42. 4.4 8088系统总线 • 最小模式一般配置

  43. 8088系统总线(1) • 系统总线接口芯片

  44. 8088系统总线(2) • 最小模式下的系统总线

  45. 8088系统总线(3)

  46. 8088系统总线(4) 最大模式下的系统总线

  47. 8088系统总线(5)

  48. 4.5 IBM PC/XT的CPU系统

  49. 8284功能

  50. 8284工作时序

More Related