1 / 41

АРХИТЕКТУРА СОВРЕМЕННЫХ ЭВМ Лекция 6 : Уровень архитектуры набора команд

АРХИТЕКТУРА СОВРЕМЕННЫХ ЭВМ Лекция 6 : Уровень архитектуры набора команд. ВМиК МГУ им. М.В. Ломоносова, Кафедра АСВК Чл.-корр., профессор, д.ф.-м.н. Королёв Л.Н., Ассистент Волканов Д.Ю. План лекции. Регистры Виды адресации Примеры команд Прерывания. Уровни архитектуры.

penny
Télécharger la présentation

АРХИТЕКТУРА СОВРЕМЕННЫХ ЭВМ Лекция 6 : Уровень архитектуры набора команд

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. АРХИТЕКТУРА СОВРЕМЕННЫХ ЭВМЛекция 6:Уровень архитектуры набора команд ВМиК МГУ им. М.В. Ломоносова, Кафедра АСВК Чл.-корр., профессор, д.ф.-м.н. Королёв Л.Н., Ассистент Волканов Д.Ю.

  2. План лекции • Регистры • Виды адресации • Примеры команд • Прерывания

  3. Уровни архитектуры • Цифровой логический уровень • Уровень микроархитектуры • Уровень архитектуры набора команд • Уровень операционной системы • Уровень ассемблера

  4. Уровень архитектуры набора команд The ISA level is the interface between the compilers and the hardware.

  5. Модели памяти

  6. Регистры Pentium 4

  7. Регистры UltraSPARC III The UltraSPARC III’s general registers.

  8. Память и регистры в 8051

  9. Типы данных в Pentium 4

  10. Типы данных в UltraSPARC III

  11. Типы данных в 8051

  12. Возможные форматы команд

  13. Формат команд Pentium 4

  14. Формат команд UltraSPARC III The original SPARC instruction formats.

  15. Форматы команд в 8051 The 8051 instruction formats.

  16. Адресация • Неявная (IADD) • Непосредственная (MOV R1, 4) • Прямая (MOV R1, FULL_ADDR) • Регистровая (MOV R1, R2) • Косвенная регистровая (MOV R1, [R2]) • Индексная (MOV R1, A[R2]) • Относительная индексная (MOV R1, A[R2+R3]) • Стековая (SADD)

  17. Виды адресации в рассматриваемых архитектурах

  18. Управление циклами For ( I = 0; i<n; i++) {операторы}

  19. Команды ввода-вывода • Программируемый ввод-вывод с активным ожиданием • Ввод-вывод с управлением по прерываниям • Ввод-вывод с прямым доступом к памяти

  20. Регистры устройств

  21. DMA доступ

  22. Инструкции The Pentium 4 (1)

  23. Инструкции The Pentium 4 (2)

  24. Инструкции The Pentium 4 (3)

  25. Инструкции The Pentium 4 (4) .

  26. The UltraSPARC III Инструкции (1)

  27. The UltraSPARC III Инструкции (2)

  28. The UltraSPARC III Инструкции (3)

  29. The UltraSPARC III Инструкции (4)

  30. The UltraSPARC III Инструкции (5)

  31. The UltraSPARC III Инструкции (6) Some simulated UltraSPARC III instructions.

  32. 8051 Инструкции (1) The 8051 Instruction set.

  33. 8051 Инструкции (2) The 8051 Instruction set.

  34. 8051 Инструкции (3) The 8051 Instruction set.

  35. 8051 Инструкции (4) The 8051 Instruction set.

  36. 8051 Инструкции (5) The 8051 Instruction set.

  37. Процедуры (1)

  38. Сопрограммы (2)

  39. Прерывания example.

  40. Проблемы Pentium 4 • CISC-архитектура • Ориентирована на 2-х адресные команды • Мало регистров • Команды не выполняются подряд • Неточное предсказание переходов • Спекулятивное выполнение • Ограничение размера программ в 4Гб

  41. Спасибо за внимание!

More Related