1 / 20

Stimatori d'area per descrizioni VHDL derivate da SystemC per sistemi basati su FPGA

Stimatori d'area per descrizioni VHDL derivate da SystemC per sistemi basati su FPGA. Esame di laurea. Sommario. Obiettivi Analisi lavori precedenti Descrizione metodologia Attività svolta Stimatori Validazione Conclusioni. Dedicata a Gilli, Giulio, Vane, Guasco, Gian, Albe, Dade, Ermo.

platt
Télécharger la présentation

Stimatori d'area per descrizioni VHDL derivate da SystemC per sistemi basati su FPGA

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Stimatori d'area per descrizioni VHDL derivate da SystemC per sistemi basati su FPGA Esame di laurea

  2. Sommario • Obiettivi • Analisi lavori precedenti • Descrizione metodologia • Attività svolta • Stimatori • Validazione • Conclusioni Dedicata a Gilli, Giulio, Vane, Guasco, Gian, Albe, Dade, Ermo

  3. Descrizioni VHDL Sintesi logica Area occupata Sintesi ad alto livello Stimatori Stimatori Obiettivi • Definire una metodologia di stima dell’area HW in supporto ad un flusso di codesign HW/SW (partizionamento) Specifiche SystemC • Dispositivo target: famiglia di FPGA Virtex-II Pro di Xilinx • Sviluppo di stimatori adattabili a livelli di astrazione superiori

  4. Sommario • Obiettivi • Analisi lavori precedenti • Descrizione metodologia • Attività svolta • Stimatori • Validazione • Conclusioni

  5. Lavori precedenti • Stima d'area per circuiti integrati (ASIC) • Non esportabile a FPGA con lookuptable • Stima del mapping tecnologico (M. Xu e F. J. Kurdahi) • Stima delle LUT dalla descrizione gate level • Approccio fast-synthesys • Scansione della netlist • Dispositivo di riferimento XC4000 di Xilinx • Livello di astrazione troppo basso • Approccio fortemente legato al dispositivo • Differenze strutturali tra XC4000 e Virtex-II Pro

  6. Sommario • Obiettivi • Analisi lavori precedenti • Descrizione metodologia • Attività svolta • Stimatori • Validazione • Conclusioni

  7. Virtex-II Pro • Virtex-II Pro • Microprocessore PowerPC 405 • Slices • LUT • Elementi di memorizzazione • Moltiplicatori 18x18 bit in complemento a 2 • Blocchi di SelectRAM+ • Risorse di comunicazione • Obiettivo della stima • Slices • LUT • Flip-flop F FF G FF

  8. FSM Mux Registri Logica sparsa Operatori aritmetici Metodologia • Analisi della descrizione VHDLRTL Unità di elaborazione Unità di controllo

  9. Metodologia • Approccio additivo • Stima componenti base • Multiplexer • Registri • Operatori aritmetici • Sommatori, incrementatori • Moltiplicatori • Comparatori • Stima macchina a stati finiti • Per il momento non viene considerata la logica sparsa

  10. Metodologia • La somma non è un buon indicatore • Correlazione elevata (0,9) • Le ottimizzazioni impattano significativamente sul risultato finale • Errore troppo elevato • Modello • Stima di un coefficiente correttivo

  11. Metodologia • Oggetto della stima • Componenti base • Macchine a stati finiti • Coefficienti di correzione • Validazione modello Learning-set Sintesi Analisi (correlazione) Stimatore Validazione

  12. Sommario • Obiettivi • Analisi lavori precedenti • Descrizione metodologia • Attività svolta • Stimatori • Validazione • Conclusioni

  13. Stime di base • Componenti base • Generazione automaticalearning-set • Ottimizzazioni ininfluenti • Validazione basata sulla correlazione • Macchine stati finiti • Individuazione learning-set • Sintesi con differenti direttive di ottimizzazione • Validazione attraverso l'applicazione deglistimatori ad un insieme di esempi di validazione diverso da quello usato in fase di addestramento

  14. Stime dei coefficienti correttivi • Ottimizzazioni a livello RT • Propagazione gerarchica delle costanti • Appiattimento totale della gerarchia • Effort massimo • Si individuano due classi di ottimizzazioni • Ottimizzazione dell'area • Ottimizzazione del tempo • k - coefficiente di correzione delle LUT • Stima dell'impatto delle ottimizzazioni • Stima delle dimensioni della logica sparsa • j - coefficiente di correzione dei flip-flop • Stima dell'impatto delle ottimizzazioni

  15. La validazione • Esempi di validazione • 3 sezioni dell’algoritmo AES • Un timer • La cifratura con DES • Numero esiguo di esempi di validazione (5) • Sufficiente per validare la metodologia e validare il prototipo di stima

  16. La validazione • Ottimizzazione rispetto all’area

  17. La validazione • Ottimizzazione rispetto al tempo

  18. Sommario • Obiettivi • Analisi lavori precedenti • Descrizione metodologia • Attività svolta • Stimatori • Validazione • Conclusioni

  19. Conclusioni • Glistimatori ottenuti sono molto veloci e fanno uso di poche informazioni • Viene introdotto un errore non trascurabile • Varianza dell’errore contenuta (0,037-0,042) • Metodo di stima grossolano • Informazioni d’alto livello • Sviluppi futuri • Utilizzo di altre approssimanti (es. reti neurali) • Numero di esempi molto maggiore • Automazione estrazione stimatori

  20. Fine Per approfondimenti si prega di consultare le parti postergate della tesi F i n e

More Related