1 / 61

Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad

Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad. Joan.Mercade@Tektronix.com Tektronix Española, S.A. Documento – “Guía del diseñador digital para verificar la integridad de la señal”. Definición de la “Integridad de Señal” Tecnología Digital

walt
Télécharger la présentation

Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad Joan.Mercade@Tektronix.com Tektronix Española, S.A.

  2. Documento – “Guía del diseñador digital para verificar la integridad de la señal” • Definición de la “Integridad de Señal” • Tecnología Digital • Computación / Comunicaciones • Semiconductores / Electrónica Avanzada • Integridad de Señal en Diseño/Análisis • Sondas: Donde todo empieza • Análisis Lógico: La visión Digital • Osciloscopios: La visión analógica • TLA + TDS = Digital+Analogico (iView) • Análisis de Jitter y Tiempos • Depuración de Integridad de la Señal • Soluciones de Integridad de Señal • Nº Literatura # 55S-15465-0

  3. La Integridad de Señal (SI) Definida • ¿Qué es la SI?La integridad de la señal implica la distribución de señales digitales y analógicas de una parte de un circuito a otra de manera que la información contenida sea transportada de forma determinística y fiable. • Ingeniería/Verificación de la SI: La verificación de la SI ocurre durante la fase de diseño para asegurar que un sistema cumple o excede las especificaciones de fabricación, de fiabilidad y de las normativas de la Industria. Text-Book View of Digital Signals 1 1 1 Logic Signal 0 0 0 +5 Volt Supply Ground Real View of Digital Signals (analog) Logic Signal +5 Volt Supply Ground

  4. Osciloscopios, Sondas y Analizadores Lógicos Tektronix ….. los “Ojos” del Ingeniero SI – Problemas y Soluciones • Integridad de Señal (el problema) • “Integridad” – definida como “completa y sin defectos” • SI en el diseño analógico/digital consiste en la transmisión de señales de calidad suficiente, inluyendo la capacidad de recuperar y reconstruir la señal • Fidelidad de Señal (La Solución de Tektronix) • “Fidelidad” es el grado de exactitud y repetibilidad en la reproduccción de las señales para su análisis y depuración • No se quiere ser parte del problema cambiando las características de las señales – Se quiere ser lo menos intrusivo posible durante la captura, visualización y análisis de señales.

  5. SI – Normativas de la Industria • Buscar: AC Parametrics, AC Specs, AC Timing, Clock Specs

  6. Graphics HDD USB 2.0 Serial ATA 3GIO 3GIO MobileDocking Memory Bridge I/O Bridge CPU Switch 3GIO MobileDocking MobileDocking 3GIO Memory Local I/O PCI Lo que nos Dicen los Clientes - Tecnologías Velocidades más elevadas • 2.5 Gb/s PCI Express (3GIO) • 3.125 Gb/s XAUI • 333 MHz DDR • 1+ GHz RDRAM • 3.125Gb/s SFI-5 • 2.5 Gb/s InfiniBand • 1.6 GHz HyperTransport

  7. La Innovación Crea Problemas de SI Las velocidades en uso actualmente crean más problemas de integridad: • Arquitectura de buses síncronos más rápidos • Relojes y Datos más rápidos • Transiciones más cortas • Tiempos de “setup & hold” más críticos • Problemas eléctricos y físicos • Excursiones de tensión menores • Señales diferenciales de alta velocidad • Interconexiones de impedancia controlada • Dificultad de conexión • Interfases Opticas / Eléctricas Hoy – Los diseñadores digitales necesitan obtener visibilidad de las características analógicas de sus señales digitales

  8. Prototype Debug Signal Integrity Timing Margins Jitter Analysis Elect / Optical Signal Conformance Test SI – Problemática de Diseño • “Para conseguir diseños fiables hay que analizar cuidadosamente el comportamiento temporal, la distribución de la placa de circuito, la Integridad de Señal, las EMI, y la termodinámica del sistema” Pete Mueller, Intel • Los diseños incorporan más comunicaciones serie • Las velocidades de datos más elevadas a menudo requieren de interconexiones ópticas

  9. Los Requerimientos de Medida de la SI según Nuestros Clientes • Tiempos de subida menores de 200ps • Jmedidas de jitter de 50ps pp • Medidas Opticas y Diferenciales • Tiempos S&H menores 200ps • Sin transmisión de reloj • Conformidad con máscaras estándar • Medidas específicas de la aplicación • Análisis de datos en serie • La integridad de señal es nuestro mayor problema

  10. Medidas de “Conformidad” en Osciloscopios • Ejemplo InfiniBand: • Consideraciones sobrer el ancho de bandaeléctricodel sistema: • BW Osciloscopio = bit rate eléctrico X 1.8 • (regla aproximada de las especificaciones Fiber Channel) • Para InfiniBand Eléctrico @ 2.5 Gb/s signinfica > 4.5 GHz • (para XAUI @ 3.125 Gb/s significa 6GHz) • Consideraciones sobrer el ancho de bandaópticodel sistema : • BW Sistema= bit rate óptico X 0.75 • BW filtrado por el Receptor Optico de Referencia (ORR) • para STM-16 –3db @1.87GHz, los límites se extienden hasta 4GHz

  11. Frecuencia Normalizada 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0 }3% 100 97.5 95 92.5 0.35 * 90 BW = trise 87.5 Amplitud (%) * Esta constante se basa en un modelo de 1er orden - en osciloscopios de altísimo ancho de banda la constante puede llegar a ser tan alta como 0.45 85 82.5 80 77.5 75 72.5 70.7 (- 3 dB) SI – Ancho de Banda/Precisión Amplitud • A la frecuencia de corte a 3dB, el error de amplitud será ~ 30%. • La especificación de error de amplitud es típicamente del 3% max. REGLA: Especificar el conjunto Osciloscopio + Sonda con un BW del sistema de 3 a 5 veces mayor que el de la señal a medir. Osciloscopios

  12. Fundamental (1er Armónico) 3er Armónico 5o Armónico Suma Fourier (1er-5o Armónico) Ancho de Banda & Armónicos Onda Cuadrada Digital – Suma de Componentes Impares 1 0 -1 0 50 100

  13. Non-Monotonic (Non-Linearity) Consideraciones sobre Flancos Rápidos Hay que asegurarse de que las sondas y el sistema de medida no son las causas de estos problemas.

  14. Flanco de Bajada No-Monotónico Causa un “Glitch” Digital Glitches Glitch (vista digital) Glitch (vista analógica) Se produce por una pista de 8 cm en el PCB

  15. Ancho de Banda Osciloscopio/Sonda: Error Tiempo de Subida= Igual BW de la transición Doble que el BW Tres veces el BW Cinco veces el BW 41% 12% 5% 2% Forma de Onda Real cuando: BW Osciloscopio= 5X BW Flanco (~2% Error de Tiempo de Subida) tr(medición) » [ tr(osciloscopio)2 + tr(sonda)2 + tr(señal)2 ] 41% Error de Tiempo de Subida: BW Osciloscopio= BW REGLA: Especificar el conjunto Osciloscopio + Sonda con un BW del sistema de 3 a 5 veces mayor que el de la señal a medir. Consideraciones sobre Flancos Rápidos ¡Lo que no vemos nos puede dañar!

  16. SETUP TIME HOLD TIME DATA VALID CLOCK A B C DATA Tiempos Setup/Hold < 200ps (Ventana Válidez) • Tiempos s&h Rambus ~200ps • DDR <250ps • Firewire 1394b skew <100ps • Requiere alineación del orden del ps Utillaje de Alineación (Deskew)

  17. Diagrama de Ojo: p.e. USB Especificaciones de Integridad de la Señal • Medidas: Overshoot, Undershoot, Ringback • Monotonicidad (Linealidad)

  18. Consideraciones Sobre la SI • Respuesta Transitoria • Tiempos Subida/Bajada • Overshoot / Undershoot • Fidelidad de Señal • Carga • Capacidad Análisis TDR • Caracterización Impedancia • Conectores, backplanes, etc.

  19. Análisis de Datos Serie – Un Nuevo Reto • Muchas tecnologías requieren conformidad con estándares de “diagrama de ojo” o Máscaras Serie • Recuperación de Reloj (CR) • Captura de paquetes de datos relevantes medioante disparo de patrón serie (ST)

  20. Búsqueda de Eventos en Datos Serie • Disparo de Patron Serie • Depuración más simple • Permite el aislamiento de fallos dependientes de los datos en un único disparo durante pruebas de funcionamiento y conformidad • Es preciso en la actualidad

  21. Ruido Jitter Diagramas Ojo – Calidad Transmisión (SI) • Revela las características combinadas del emisor • Tiempos de Subida y Bajada • Overshoot, Undershoot y Ringing (Ringback) • Ciclo de Trabajo (Duty Cycle) • Jitter y Ruido • Una apertura mayor indica una mayor tolerancia a ruido y jitter • Una apertura mayor indica mejor sensibilidad del receptor • Una gran anchura de la traza y las transiciones indica un degradación de la sensibilidad del receptor • La apertura del ojo se correlaciona con el Jitter y el BER (JIT3) Apertura Ojo

  22. Optical Reference Receiver (ORR) OI EO O/E converter Filter H() Respuesta del Receptor de Referencia Optico H() Gráfico que muestra la respuesta real de un filtro de Bessel-Thomson de 4º orden y la tolerancia admitida por los estándares SDH/SONET para STM-16/OC-48 @ 2.488Gb/s.

  23. Optical Reference Receiver (ORR) OI EO Convert. O/E Filtro H() Conexión del O/E al CH1 Unico del CSA7000 CSA7000: 2.5 Gbit/sec Optico Reloj Recuperado Out Datos Recuperados Datos Recuperados Out Reloj Recuperado O/E Sistema Disparo TX Optico HW PLL Del Canal Seleccionado Sistema Adquisición Ch1 - 4GHz (20GS/s) Amp/Atenuador Pantalla

  24. Diagramas Ojo / Máscaras en los TDS R-T (hasta 3.2 Gb/s hoy y mayores en el futuro) 10 Gb/s Estándares Com. (rangos medio y bajo) OC-48 / STM-16 OC-12 / STM-4 OC-3 (STS-3) STM-1 (STM-1E) InfiniBand 1 Gb/s OC-1 (STS-1)STM-0 (STM-0E) FC2125 DS4 E4 IEEE1394b (S1600B) DS3 E3 100 Mb/s Serial ATA E2 FC531 Gigabit Ethernet DS2 10 Mb/s FC266 E1 USB2.0 FC1063 FC133 DS1 IEEE1394b (S400B) IEEE1394b (S800B) 1 Mb/s Ethernet USB1.1 Estándares Datos (alta velocidad) 100 kb/s

  25. Retos de la Conexión (Probing) • Señales de alta velocidad • Datos y reloj diferenciales • Conectores • Componentes de alta densidad • Efectos inductivos • Conexiónes a tierra • Carga de las sondas • Espacio disponible • Densidad

  26. Impedancia Entrada () 100M 10X Pasiva10 pF/10 M 10M 10X pasiva: la carga llega a 159@100MHz 1M 100k Activa1.0 pF/1 M 10k 1k >1GHz 100 Z00.15 pF/500  1X Pasiva100 pF/1 M 10 1 100 1k 10k 100k 1M 10M 100M 1G 10G Frecuencia de la Señal (Hz) Carga de una Sonda, Modelo Simplificado Carga Creciente

  27. Modelo Preciso Sonda Activa más Rápida Existente Sonda Activa referida a tierra P7260 con interfaz TekConnect

  28. Sondas – Carga • Nueva Sonda FET P7260 • 6 GHz BW Total del Sistema • ¡Cinput<0.5 pF! • ¡Rango Dinámico 6 Vp-p! • Rinput 20 KW Tiempo de Subida (TDS6604) • 75ps (10-90% Tr) • 55ps (20-80% Tr) • Requerido para circuitos con Tr de 200ps

  29. Low Voltage Differential Signaling (LVDS) • Estándares LVDS (ANSI/TIA/EIA-644 e IEEE 1596.3) • Alta velocidad >1 Gb/s, bajos consumo y ruido • InfiniBand: 2.5Gb, nivel diferencial > 175mV, transporte de reloj • Sonda Dif. P7330 • 3.5 GHz • 0.5 pF C LVDS

  30. Modelo Preciso Sonda Activa Diferencial más Rápida Existente Sonda Activa Diferencial P7330 con interfaz TekConnect

  31. Jitter – es un gran problem de SI a alta velocidad • ¿Qué es el jitter? • “la desviación de un flanco respecto a donde debería estar” • Causas del Jitter: • Ruido Térmico • Relojes de referencia Jitter: “Variaciones a corto plazo de los instantes significativos de una señal digital respecto a su posición temporal ideal” (ITU). FORMA DE ONDA DIGITAL • Otras • Ruido Inyectado (EMI/RFI) • Inestabilidades

  32. Separación Rj / Dj – requerido por los últimos estándares • Jitter Determinístico (Dj) Pk-Pk • Jitter Periódico (Pj) • Distorsión Ciclo de Trabajo (DCD) • Interferencia Intersimbólica (ISI) o Jitter Dependiente de Datos (DDj) • Jitter Aleatorio (Rj) RMS • ilimitado, Gausiano • Jitter Total (Tj) Tj =DjPk-Pk+ RjRMS x N (N = 14 para 7 sigma, BER de 10-12)

  33. Los Componentes de Jitter Degradan la SI • Medida del Jitter Determinístico (Dj) como las variaciones pico a pico de las posiciones temporales ideales • Fuentes posibles • Insuficiente ancho de banda de la conexión al transmisor óptico (acoplado en AC) • Sobreexcitación del laser (corte o saturación) induciento tiempos de recuperación largos • Ruido interno (relojes, diafonía) • Mediad del Jitter Aleatorio (Rj) como la desviación estándar (RMS) • Fuentes posibles • PLL en la fuente de los datos • Ruido en la polarización del Laser o en la regeneración temporal de la fuente de los datos • Ruido inducido externamente (ambiental)

  34. “Delta Time Accuracy” (DTA) • Es el método para especificar la precisión temporal según la IEEE1057 • Inluye los efectos de la precisión del intervalo de muestreo y la base de timepos, los error de cuantización e interpolación, el ruido del amplificador y el jitter del reloj de muestreo • Ejemplo: Para un TDS6604 de 20GS/s con un cristal de 2.5ppm, midiendo un reloj de 400MHz (periodo de 2.5ns) DTA = (0.06 / SR) + (estabilidad cristal X medida) = (0.06 / 20GS/s) + (2.5ppm X 2.5ns) o (0.06 X 50ps) + (2.5ppm X 2.5ns) = 3ps + 0.00625ps Obsérvese la pequeña contribución de la inestabilidad del cristal en el error total • TDS6604 DTA ~ Especificación 3 ps (1.5 ps típica) – ésta es la precisión (no la resolución)

  35. Método en Tiempo Real del TDSJIT3 • Método para Separación Rj / Dj y Estimación BER • Basadao en datos capturados en tiempo real • Incluye medidas TIE mediante “Golden PLL” • Descomposición de Jitter con Análisis Espectral • Ancho margen de ruido – trabaja con un nivel de ruido alto • Funciona con secuencias de datos cortas o largas- no se precisan detalles sólo velocidad de datos y longitud de la secuencia • Disparo en un punto aleatorio de la secuencia • Resultados: Rj, Dj, Pj, DCD, ISI, BER TDS-JIT3: para TDS5000, CSA/TDS7000, TDS6604

  36. Estimación del BER (Bit Error Rate) • Empieza con • TIE • PLL TIE • Realiza la FFT • Determina frecuencia y velocidad del patrón • Suma componentes relacionados con el patrón • Suma componente no correlacionados • Mide RMS de los componentes restantes • Estimación BER

  37. Vnetajas del Entorno PC Infrastructura Software Impresoras y almacenamiento en red Recursos de Internet (p.e. email) Soporte de múltiples pantallas TekVISA Controles ActiveX Excel toolbar Integración PCs Externos y Ordenadores no-Windows API para Windows y UNIX LabVIEW y Lab Windows (PNP) Aplicaciones UNIX y otros recursos LAN (VXI-11) C, C++, Visual Basic, MATLAB y otros Medidas y análisis definidos por el usuario Windows / Conectividad y Análisis Conectividad y Análisis PRESTACIONES INTEGRIDAD ACELERACION

  38. Soluciones de Integridad de la Señal Una Solución Integrada al Diseño y Depuración hardware Resuelve la problemática planteada por los diseños de alta velocidad actuales con Osciloscopios y Analizadores Lógicos

  39. Herramientas de Depuración Editor/Compilador/Linker/Loader Depurador/Emulador Software Analizador Lógico DMM Osciloscopio Real-Time / DPO Depuración de Hardware – Herramientas y Fases de la Depuración Digital Depuración Prototipos Integridad Señal Márgenes Temporales Análisis Jitter Pruebas de Conformidad de Señales Elect / Opticas Optimización Fases de Depuración Análisis Paramétrico Integración HW & SW Depuración “Kernel” y mP Comprobación HW Inicial

  40. Soluciones de Diseño Digital para SI CONEXIÓN • Máxima fidelidad de la señal para la resolución de los problemas de Integridad de Señal • Adquisición y correlación analógica y digital para una depuración sensible al “contexto” • Medidas en la capa física • Medidas de jitter de la mayor precisión • Test de conformidad de acuerdo con máscaras de comunicación • Visibilidad del hardware y del software ADQUISICIÓN VISIBILIDAD ANALISIS

  41. Señales Fieles + Mínima Intrusión = SI • Medida simultáneas Analogico + Digital – mediante una sonda única • Elimina uso multiples sondas y carga adicional sobre el circuito • Multiplexor programable de 4 canales • Fidelidad de la Señal • Sonas activas • Capacidad total: 0.7 pF • Medidas referidas a tierra • Medidas Diferenciales • Sin extensiones de las sondas que degraden las señales

  42. P6880 SiGe Δ probe SiGe Probing BREAKTHROUGH P6810 SiGeGP Probe Un Diseñador Dice:“Las sondas son la clave….. Si no puedes conectarte….no puedes ni ver ni analizar • Pasivas • De tensión 1X, 10X, 1X/10x, 50 Ohm • Activas FET • Hasta 6 GHz BW • Diferenciales • hasta 3.5GHz (4 GHz típico) con 1000:1 CMRR • Analizador Lógico – Pasivas, SE Activas, Diferential Activas • 0.7 pf (Δ)alta densidad, propósito general • Opticas • Convertidores OE (250MHz a 2.5GHz) • Sondas Alta Tensión • y Corriente • De DC hasta 2 GHz Sondas para DSO’s/DPO’s y módulos DSO de Analizador Lógico...

  43. GRAN AVANCEen INTEGRIDAD DE SEÑAL Nuevas Sondas de Alta Velocidad para los TLA Sondas de alta densidad “Sin Conector” Contactos de compresión en eje Z Islas de contacto en el PCB No son necesarios conectores en el PCB, conexiones seguras y fiables Sin extensiones que degraden la integridad de señal

  44. 8 GHz MagniVu Timing 16 Kb 2 GHz BWAnalogMux 8 GHzSampler + - 34 ch 34 ch 34 ch Real-Time Clocking StateMachine 800 MHz State or 2 GHz DeepTransitional Timing128 Kb – 256 Mb 34 ch Trigger State Machine iView TECNOLOGIA INNOVADORA Internal DSO orTDS Scope (iView) 4 ch Nueva Arquitectura de Adquisición TLA Tiempos a 8 GHz simultáneo con hasta 800 MHz en Estados con 2 GHz BW ¡Siempre … en cualquier canal … si reconectar ni recapturar! 8 GHz TLA sampling = 125ps resolution (time stamp)

  45. Trigger State Machine Analog In Analog Out 2 GHzAnalogMux CH 1 34 ch CH 1 CH 2 34 ch CH 2 34 ch CH 3 4 ch 34 ch CH 3 CH 4 CH 4 DSO LA Nuevo Multiplexor Analógico (2 GHz BW) • Conexión analógica/digital simultánea • Ancho de banda analógico de 2 GHz en todos los canales • Cualquiera de los 136 canales se pueden multiplexar a los 4 BNC de salida • Las salidas están siempre activas

  46. Glitches Vistas Digitales Vista Analógica Glitches causados por pistas del PCB Integración de las señales analógicas y correlación con las digitales Errores introducidos por una pista de 10 cm

  47. Glitches por Violación Tiempos Setup/Hold Vista Analógica + Vista Digital Glitch La entrada del FF-D cambió 1.26 ns antes del flanco de reloj

  48. Algunas Anomalias SI – en su “Contexto” Pueden estar causadas por problemas funcionales Ejemplo: Contención de buses/señales

  49. Visualización Integrada con TLA-iView Osciloscopio TDS externo añadido en la Ventana de Sistema del TLA Los datos del osciloscopio son “integrados y correlacionados” en la interfaz de usuario del Analizador Lógico

More Related