La Mémoire Centrale

1. La Mémoire Centrale IUP2 GMI/licence 3 Smaïl NIAR Smail.Niar@univ-valenciennes.fr

2. Adresse 00 ff Données lues 4a 5b Temps d'accès = 100 nsec Introduction: Rôle De La MC • Caractéristique ordinateur: • 1 Vitesse exécution: MIPS, MFLOPS • 2 Capacité mémoire:bytes, mbytes • La MC influe directement sur 2 et indirec. Sur 1 • Temps d ’accès mémoire long  Cycle + long  Nbr d’ins - important. UC MC Adresse Données

3. Introduction …….suite write Mémoire Vive à lect/Ecri read UC ou micro processeur Mémoire morte Lect Seule Bus d ’adresse Bus de Données E/S souris, clavier, ..

4. Organisations avec des Bus • Un bus : moyen de communication entre deux unités. • Le bus d ’adresse (un ensemble de bits , de fils) permet à l ’UC d ’envoyer l ’adresse à la mémoire. • Le bus de données permet à l ’UC • d ’envoyer la donnée à écrire vers la MC • à lire la donnée se trouvant en mémoire.

5. Niveaux de mémoire • Il est intéressant d ’avoir des Mem de grandes tailles et temps accès réduits: Impossible • Solution Plusieurs niveaux de Mémoire Registres Internes Mémoire Cache Interne L0 Vitesse Capacité Mémoire Cache Externe L1 Mémoire centrale Mémoire Secondaire

6. Registre CPU ou microprocesseur Mémoire cache Externe L1 30 nsec Mémoire cache Interne L0 ~ 5nsec Unité de contrôle Mémoire centrale 100nsec Disque 1msec

7. MC Plusieurs niveaux de mémoires L0 L1 Reg

8. Classification des mémoires

9. Les Mémoires Vives (à Lecture/Ecriture) RAM Random Acces Memory, mémoires vives • Des mémoires contenant des programmes et des données • Information disponible tant que le courant est présent • 2 types de RAM: StaticRAM ET DynamicRAM Statique Ram: Un bit = une bascule D (4 transistors) Dynamique Ram : Un bit = une capacité (1 transistor)

10. cellule mémoire SRAM Bit à écrire D Q Clk Autorisation d ’écrire write et et Mot sélectionné S D write D2 D3 D0 D1 cellule cellule cellule cellule Sélection mot Un mot dans une mémoire SRAM SRAM

11. RAM STATIQUE d3 d1 d2 d0 écrireMem CS D Q A d r e s s e H s0 s1 Décodeur 2 vers 4 s2 2 bits s3 cs Read q3 Sortie Données q0

12. s e s e 0 e s e s 1 Circuit mem de 4 mots Mot 12-15 Mot 8-11 Mot 4-7 Mot 0- 3 Bus données a2 cs0 cs1 cs2 a3 cs3

13. un CI Ram de 4 mots de 4 bits NB: Les signaux cs et wr sont actifs à 0 (niveau bas) Addition de CI horizontale pour augmenter le nombre de bits d ’un mot Une mémoire de 4 mots de 8 bits chacun

14. Addition de CI verticale pour augmenter le nombre de mots SRAM de 8 mots de 4 bits

15. L1 MC Adresse Non trouvée Non trouvée UC L0 LES RAM STATIQUES (SRAM) • Ram rapides mais de moindres capacités/ Dram • Utilisées dans les caches • Capacités  100 KO • Temps d ’accès  10 nsec

16. LES RAM DYNAMIQUE (DRAM) • Info stockée dans un condensateur sous forme de charge électrique • Plus grande intégration mais nécessite des opérations de rafraîchissement. • Rafraîchissement= lire le bit et le réécrire env toutes les 10nsec Avec rafraîchissement Tension en volts 5 ‘ 1 ’ 3 2 ‘ 0 ’ 0 temps

17. Structure D’une Dram CAS : verrouillage @ colonne RAS : verrouillage @ ligne Din RAS DRAM 4Mbits (2048x2048) Circuit de rafraichissement Adresse ligne 11bits 1 0 décodeur adresse A10-A0 tous les 10 nsec 1 ligne de 2048 bits 2048 Bascule D Adresse colonne 11bits A21-A11 CAS Multipx 1/2048 Dout Avantage : rafraîchissement plus rapide Le rafraîchissement est prioritaire par rapport aux accès, mode Asynchrone 1 bit

18. Fonctionnement d ’une Dram Adresse Adresses ligne Adresses colonne RAS CAS Donnée access time RAS : Row adress selection (sélection ligne) CAS: Column adress selection (sélection colonne) lecture plus rapide car on lit plusieurs bits dans la même ligne

20. Présentation des DRAM SIMMSingle In line memory module

21. SIMM, DIMM, etc… • SIMM et DIMM : ce n ’est pas une référence de type de type de RAM, mais à un type de package. • SIMM, le plus ancien des deux : connexion sur 32 bits. • Pentium à été conçu avec un chemin plus large les SIMM doivent être utilisés par paires • DIMMs offre une connexion sur 64-bit, plus intéressant pour les processeurs récents (pentium, Alpha 21386, UltraSparc II, …etc)

22. DRAM SYNCHRONESDRAM • Utilise l’horloge de la CPU. • La CPU sait à quel instant la donnée sera dispo. • Pendant l'accès en Dram, la CPU peut faire autre chose. • La mémoire est divisée en Modules indépendants pouvant travailler en même temps  augmenter le débits entre CPU et MC • Utilisation du mode « Burst »: Génération automatique de bloc de données (localité des références) • 4 fois plus rapide qu’une Dram Asynchrone • Vitesse max = 100mhz • Temps de cycle (temps min entre 2 accès)=10nsec

23. Mode BURST (Rafale) Horloge Demande Sortie Latence 2-1-1-1 Une demande provoque N réponse après K cycles de latence(Dans les circuits haut de gamme k et N sont programmables) Les données peuvent être successives (0/1/2/3) ou non (1/0/3/2 chez intel) La notation k-x-y-z signifie que le premier mot est disponible après k cycles puis x,y et z pour le suivants

24. D’autres types de Dram • SDRAM : Synchronous DRAM . bus de communication à 66, 100 et 133 Mhz. • SGRAM : Synchronous GRAM spécifique aux cartes graphiques. Permettre deux accès simultanément • DDR-SDRAM : Double Data Rate SDRAM. Basée sur SDRAM, possibilité de doubler le taux de transfert tout en conservant la même fréquence de fonctionnement qu´une SDRAM (les données sont transmises vers le processeur sur les deux fronts d’horloge).

25. Suite…. • FCRAM : Fast Cycle RAM (mémoire à cycle rapide). Pour prochaines cartes graphiques Matrox. (Toshiba et Fujitsu) disposent d´un temps de latence réduit. • DRDRAM : Direct Rambus DRAM : Développée RamBus+Intel, Désavantage : son prix (technologie propriétaire). Les constructeurs de mémoires doivent payer des royalties aux sociétés RAMBUS et Intel pour la fabriquer.

26. Les Mémoires à Lecture Seulement Read Only Mémory • Les données ne peuvent être que lues • L’écriture se fait soit lors de la fabrication ou nécessite un matériel spécialisé. • La donnée est retenue même en absence du courant (donnée non volatile)

27. Mémoires mortes

28. PROM: Programmable ROM • ROM programmable par l'utilisateur une seule fois: 1 point mémoire = fusible • EPROM: PROM effaçable plusieurs fois Effacement = soumettre l ’Eprom à un rayonnement ultraviolet (UVPROM) ou un courant électrique EEPROM env 15 min • L’écriture nécessite env un temps 1000 + grand que dans une Ram • utilisées dans les phases de mise au point d ’application

29. ROM

30. Bit Word ROM Fusible - métallique (obsolète) - polysilicium Le transistor fait fusible

31. UV-PROM

32. Les Mémoires FLASH • Mémoires Non volatiles, réécriture possible (100 000), capacité 100 Mbytes. • Même structure qu ’une Ram équipé d ’une alim. de faible consommation • Contrairement au Ram, effacement par bloc de donnée et non par octet • Grande tolérance au chocs, extrêmes températures, envi avec beaucoup de perturbation • Utilisation: Caméras digitaux, téléphones mobiles, Imprimantes, Pc portables, Applications militaires,

33. Références Biblio • www.dewassoc.com/performance/memory/memory_trends_2001.htm • http://www.hardware.fr/ • http://www.commentcamarche.net/pc/memoire.php3 • http://www.arstechnica.com/paedia/r/ram_guide/ram_guide.part1-5.html • Organisation et architecture des ordinateurs W.Stallings, Prentice Hall 2003, existe à la BU.