1 / 20

Special Transactions in PCI Bus: Parity, Errors, Interruptions & Exclusive Access

Learn about unique transactions in the PCI bus, including parity calculations, error reporting, interruptions, special cycles, and exclusive lock operations. Understand how signals like PERR# and SERR# are used to handle data and address parity errors. Discover the protocol for managing interrupts and the rules for exclusive access on the bus. Enhance your knowledge of PCI bus intricacies with these detailed insights.

abba
Télécharger la présentation

Special Transactions in PCI Bus: Parity, Errors, Interruptions & Exclusive Access

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. LE BUS PCI5ième partie: Les transactions particulières Sommaire - Repère • Cinquième partie:Les transactions particulières • Parité, reporting d ’erreur • Les interruptions • Le cycle spécial • Lock operation / Accès exclusif Cours_bus_PCI_4_02

  2. LE BUS PCI5ième partie: Les transactions particulièresParité, reporting d ’erreur • PAR • Parité paire calculée sur les 36 bits: AD[31::00] et C/BE#[3::0] • Master vers target pour les adresses et les données en écriture • Target vers master pour les données en lecture • Retardé d ’un cycle d ’horloge après que AD et C/BE# soient valides

  3. LE BUS PCI5ième partie: Les transactions particulièresParité, reporting d ’erreur • Parité sur un cycle d ’écriture

  4. LE BUS PCI5ième partie: Les transactions particulièresParité, reporting d ’erreur • Parité sur un cycle de lecture

  5. LE BUS PCI5ième partie: Les transactions particulièresParité, reporting d ’erreur • Signaux supplémentaires • PERR# • Utilisé pour signaler une erreur de parité sur une donnée • Forcé par l ’agent qui reçoit la donnée • En retard sur PAR d ’un cycle d ’horloge • SERR# • Utilisé pour signaler une erreur de parité sur une adresse • Utilisé pour signaliser une erreur non récupérable • Entraîne un « crash » système • N ’a pas nécessairement une relation avec une opération sur le bus

  6. LE BUS PCI5ième partie: Les transactions particulièresLes interruptions • Les Interruptions sont actives sur des niveaux (et non pas des fronts) bas • Les lignes INT# sont partagées • La plupart des configurations PCI ne requiert qu ’une seule interruption: Utiliser, dans ce cas, INTA# • La gestion des interruptions n ’est pas précisée dans la norme PCI

  7. LE BUS PCI5ième partie: Les transactions particulièresLes interruptions

  8. LE BUS PCI5ième partie: Les transactions particulièresLe cycle spécial • Commande utilisée quand le maître désire envoyer un message à plusieurs cibles • Type indiqué par le contenu AD[15:0]

  9. LE BUS PCI5ième partie: Les transactions particulièresLock operation/ Accès exclusif

  10. LE BUS PCI5ième partie: Les transactions particulièresLock operation / Accès exclusif

  11. LE BUS PCI5ième partie: Les transactions particulièresLock operation / Accès exclusif

  12. LE BUS PCI5ième partie: Les transactions particulièresLock operation / Accès exclusif

  13. LE BUS PCI5ième partie: Les transactions particulièresLock operation / Accès exclusif

  14. LE BUS PCI5ième partie: Les transactions particulièresLock operation / Accès exclusif

  15. LE BUS PCI5ième partie: Les transactions particulièresLock operation / Accès exclusif

  16. LE BUS PCI5ième partie: Les transactions particulièresLock operation / Accès exclusif

  17. LE BUS PCI5ième partie: Les transactions particulièresLock operation / Accès exclusif

  18. LE BUS PCI5ième partie: Les transactions particulièresLock operation / Accès exclusif

  19. LE BUS PCI5ième partie: Les transactions particulièresLock operation / Accès exclusif

  20. LE BUS PCI5ième partie: Les transactions particulièresLock operation / Accès exclusif • Seul le Master à l ’origine d ’un verrouillage d ’une Target peut y accéder • Le master ne peut accéder à aucun autre agent • Une Target verrouillée doit garantir que sa ressource concernée est effectivement verrouillée • La norme n ’impose à la Target que de verrouiller seulement 16 Octets alignés • La Target peut accepter des accès en dehors de sa ressource verrouillée • Il n ’est possible de verrouiller qu ’une seule Target à la fois

More Related