350 likes | 518 Vues
E N D
הטכניון - מכון טכנולוגי לישראל הפקולטה להנדסת חשמל המעבדה למערכות סיפרתיות מהירות דו"ח אמצע שם הפרויקט : כרטיס רשת Fast Ethernetעם ממשק Utopia מגישים : תומר שצברגר ענת גביש מנחה : בועז מזרחי
תוכן: רשימת סמלים וקיצורים.................................4 רקע כללי ...................................................5 מטרות הפרוייקט .........................................6 תאור הפרוייקט ...........................................7 מבנה כללי של הכרטיס.................................8 בקרה........................................................10 שרטוטי ORCAD........................................11 דרישות חומרה ...........................................19 דרישות תוכנה ...........................................23
ידע נרכש...............................................24 מצב נוכחי..............................................30 לוח זמנים..............................................31
רשימת סמלים וקיצורים • FEAC - Fast Ethernet Adapter Card • PCI - Peripheral Component Interface • CAD - Computer Aided Design • UTOPIA - Universal Test & Operations PHY Interface for ATM • LAN - Local Area Network • MAC - Media Access Controller • PHY - Physical • GUI - Graphical User Interface • FPGA - Field Programmable Gate Array • FIFO - First In First Out
רקע כללי: • עולם התקשורת הוא אחד מהתחומים המתפתחים ביותר בתעשיית ה-High-Tech כיום. • פרוטוקול ה-Ethernet שיך לתחום של תקשורת נתונים טורית מבוססת חבילות מידע. • "Fast Ethernet" , ו – Giga & 10 Giga . • בניית כרטיס רשת המשלב פרוטוקול Utopia, Fast Ethernet, וחיבור לPC (באמצעות PCI BUS ). • בניית הכרטיס ותכנותו כך שיאפשר פיתוח עתידי.
:מטרות הפרוייקט • בניית כרטיס באחד מתחומי התקשורת הנפוצים בעולם כיום ( ETHERNET ). • הכרת השלבים השונים בבניית כרטיס תקשורת. • לימוד והכרה של פרוטוקולי תקשורת כגון – ETHERNET , UTOPIA ו-PCI. • לימוד שפת תכנון בחומרה – VHDL. • הבנת שיקולים שונים הנלקחים בכל שלב, כגון : מיהם הקווים הקריטיים המוגדרים לעריכה. • כיצד קוראים Data sheets וחומרי עזר נוספים. • שימוש בכלים ייעודיים כגון : ORCAD, RENOIR, MAXPLUS • בניית הכרטיס כך שיאפשר פיתוח עתידי.
:תאור הפרויקט • בניית כרטיס תקשורת בעל שלושה ממשקים : -חיבור לרשת .FAST ETHERNET (10/100 Mb) -חיבור למחשב ( PC ) דרך .PCI BUS - יכולתהתחברות לרכיבים אחרים דרך פרוטוקול .UTOPIA • הכרטיס אמור לאפשר תקשורת דו-כיוונית בכל אחד מנתיבי המעבר האפשריים : ETHERNET PC ETHERNET UTOPIA UTOPIA PC
תאור הפרויקט – המשך • בכרטיס קיימים מספר רכיבים שונים ולכן : -מתחי עבודה על הכרטיס יהיו – 2.5V – לדוגמא : עבור רכיב ה - FPGA 3.3V - לדוגמא: עבור .plx9054, lsi80225 5V- לדוגמא: עבור lsi80c300. - תדרי השעונים במערכת יהיו – 25MHZ 33MHZ
בקרה אותות בקרה יחברו בין הרכיבים השונים כאשר רכיב ה- FPGA יהיה למעשה הרכיב שדרכו תתאפשר השליטה על שאר רכיבי המעגל. אותות אלו יאפשרו שליטה על אופני העבודה השונים, לצורך בדיקות ובעיקר על מנת לאפשר עבודה תקינה של הרכיבים במעגל והתקשורת שלהם ביניהם.
דרישות חומרה: הפרוייקט הוגדר מראש כך שעליו לנסות ולהיות מותאם ככל שניתן למימוש החומרה שנעשה בפרויקטים אחרים קודמים במעבדה. עקב הדרישה הנ"ל לא נותר לנו כמעט מרחב תמרון בבחירת רכיבי החומרה. פרוט הרכיבים העיקריים : שם הרכיב : 80c300 ( של חברת LSI ) תפקיד : ETHERNET CONTROLLER מתח עבודה : 5V תדר שעון : 25 MHz מספר פינים : 128 (במארז PQFP)
שם הרכיב : 80225 (של חברת LSI)תפקיד : ETHERNET Physical Layer Device ( PHY )מתח עבודה : 3.3v ( 5v tolerant )תדר שעון : 25 MHzמספר פינים : 44 (במארז SEEQ) שם הרכיב : pci9054 ( של חברת PLX )תפקיד : מגשר pci ( pci bridge )מתח עבודה : 5vתדר שעון : 33 MHzמספר פינים : 176 )במארז (PQFP
שם הרכיב : EPF10K100EQC240-1 (של חברת ALTERA)תפקיד : FPGAמתח עבודה : 3.3v ( 5v tolerant )תדר שעון :33 MHz מספר פינים: 240)במארז (PQFP שני רכיבי קונפיגורציה 1. FM93CS56 (EEPROM) - עבור ה-PLX 2. EPC2 – עבור ה-FPGA
רכיבים נוספים : • מחבר UTOPIA • מחבר ל - PCI Bus • מחבר ל – ETHERNET Bus ( RJ45 ) • Magnetics – בחיבור בין ה – RJ45 לבין ה – PHY • רגולטורים : LT1085 for 3.3V & LM1085 for 2.5V • )FIFO’s - בשלב זה ימומשו ככל הנראה ב FPGA ולא כרכיבי חומרה נפרדים ) • נורות חיווי ( color leds )
דרישות תוכנה: התוכנה שתיכתב עבור ה-FPGA תהא ברמה בסיסית, כזו שתאפשר זרימת מידע דו-כיווני בכל אחד מן המסלולים שפורטו. בכל מקרה, הדרישות יותאמו (מעבר לדרישה הבסיסית) בהתאם לקצב ההתקדמות ובאם תמצא קבוצה נוספת ייעודית לכתיבת הקוד.
ידע נרכש מספר תחומים שנגענו בהם ולמדנו מהם :
דפי נתונים : • כיצד להוציא נתונים בסיסיים על הרכיב על מנת לבחור את הרכיב המתאים ביותר לכרטיס. • הוצאת המידע הנחוץ עבור כל כניסה של הרכיב כדי לאפשר חיבור נכון, לדוגמא : האם מצריך חיבורי נגדים/קבלים, סינון האות וכו' • חישובי זמנים, הספקים וכדומה
סינון אותות : • הרקע התיאורטי היה ידוע אך את דרך היישום למדנו במהלך שרטוט המעגל • ניתן לנו הסבר תיאורטי ואז מספר כללי אצבע שיישומם מבטיח סינון האות בכניסה לרכיב.
אספקת מתחים לרכיבי הכרטיס : • מציאת מתחי העבודה הטובים ביותר עבור כל רכיב (בהתאם לרכיבים המחוברים אליו) • אופן החיבור הסטנדרטי של כרטיס התקשורת לגוף המחשב מבחינת מתחי אספקה. • שימוש ברכיבים ייעודיים ( רגולטורים ) לצורך אספקת מתחים יציבים אחרים לרכיבי המעגל
חיבור כניסות בעלי כניסה "כמעט קבועה" • קיימים רכיבים שחלק מהכניסות שלהם קבועות, או כמעט ולא משתנות. • כאשר מתכננים את הכרטיס וגם כאשר מיצרים אותו יש רצון להתאים אותו לכמה שיותר אפשרויות ולכן קיים הצורך בתכנון כללי שניתן לקבע אותו בזמן חיבור הרכיב. לדוגמא : כניסה הקובעת אם עובדים במהירות עבודה של 10/100 Mbs ,full or half duplex וכדומה
מצב נוכחי: • לימוד ראשוני של סביבת העבודה, כלים ייעודים ושיטות תכנון מתוך ההרצאות שניתנו ובעזרתו של מנחה הפרוייקט ( בועז ) • לימוד דפי הנתונים של הרכיבים השונים. • לימוד ספר הפרויקט של ארז + עדי. • שליטה בעבודה עם כלי ה-ORCAD. • שלבים סופיים בשרטוט המעגל המודפס באמצאות ה- ORCAD , תכנון פיסי של הכרטיס. • ארגון כמעט סופי של רשימת החלקים הנדרשים, כל החלקים החשובים ו/או הקריטיים מצויים ברשותנו ( כל שחסר הנם נגדים וקבלים ).
לוח זמנים מקורי: • 25/12/01- הגשת דו"ח אמצע פרוייקט. • 05/01/02 - גמר שרטוט רמה עליונה ( בלוקים ), יצירת כל החלקים השונים וחיבורה –ETHERNET. • 12/01/02 - חיבור ה- PCI. • 19/01/02 - חיבור ה – FPGAל- .UTOPIA • 26/01/02 - סיום שרטוט המעגל באמצעות כלי ה - ORCAD.
09/02/02 - גמר בדיקות והכנת רשימת netlist ורשימתתיאור חלקים ( גדלים וכו’ ) עבור עריכה. • 23/02/02 - גמר תכנון מכני של הכרטיס. • 01/03/02 - בדיקות ושינויים אחרונים. - שליחת הכרטיס לייצור. - התחלת העבודה על קוד ה – .VHDL • 01/04/02 - סיום עריכת הכרטיס ושליחתו לייצור והרכבה. • 01/05/02 - סיום כתיבת קוד ה – VHDL + קבלת הכרטיס מייצור. • 01/08/02 - גמר debugging של הכרטיס.
לוח זמנים חדש : • בשלב זה אנו מצויים בין שישה לשבעה שבועות פיגור לעומת התכנון המקורי. • הפיגור נוצר כתוצאה ממספר גורמים שחברו יחד : • שלושה שבועות של מילואים • תקופת מבחנים ( ועקב כך עיכוב בחזרה לפרויקט ) • שבוע של בעיות תקשורת במעבדה ( השבוע של ה – 5/1/2002 ) • חופשת פסח • מחלות
לוח זמנים המשך : • 21.4 – סגירת תכנון הכרטיס ב – ORCAD • 28.4 – תכנון פיסי של הרכיב + אישור השרטוטים עם בועז • 5.5 – הגשת BOM + PINTOPIN לאישור (ברוריה) ויציאה לעריכה • 12.5 – הגדרת הדרישות, סדר העבודה ואופן הכתיבה של הקוד ב – VHDL • 19.5 – תחילת כתיבת הקוד
לוח זמנים המשך : לאורך כל זמן כתיבת קוד ה – VHDL נלווה את תהליך עריכת הכרטיס