1 / 18

3. 반 / 전 가산기 , 반 / 전 감산기 제작

3. 반 / 전 가산기 , 반 / 전 감산기 제작. Inputs. Outputs. x. y. S. C. 0. 0. 0. 0. 0. 1. 1. 0. 1. 0. 1. 0. 1. 1. 0. 1. 반가산기 (Half-Adder) 란 ?. 두 개의 2 진수 A 와 B 에 대하여 합 (sum) 과 자리올림수 (carry) 를 얻는 논리회로. < Truth Table >. S = x´y + xy ´ = x y C = xy. +. 반가산기 만들기.

bobb
Télécharger la présentation

3. 반 / 전 가산기 , 반 / 전 감산기 제작

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 3. 반/전 가산기,반/전 감산기 제작 컴퓨터 구조 실습 안내서

  2. Inputs Outputs x y S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 반가산기(Half-Adder)란? • 두 개의 2진수 A와 B에 대하여 합(sum)과 자리올림수(carry)를 얻는 논리회로 < Truth Table > • S = x´y + xy´ = x y • C = xy + 컴퓨터 구조 실습 안내서

  3. 반가산기 만들기 • S = x y • => x + s y • C = xy x • => c y 컴퓨터 구조 실습 안내서

  4. 반가산기 만들기 컴퓨터 구조 실습 안내서

  5. 전가산기(Full-Adder)란? • 두 개의 2진수에서 최소유효자리의 가산은 반가산기로써 실행할 수 있으나 n-bit의 2진수를 합할 경우 아래자리에서 올라온 자리올림수(Cn-1)까지 합하여 가산을 행하여야 하므로 A+B+Cn-1과 같이 최소한 3-bit의 입력을 합하여 그 합과 자리올림수를 발생하는 회로 컴퓨터 구조 실습 안내서

  6. Inputs Outputs A B Cn-1 Cn S 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 전가산기의 진리표와 논리식 < Truth Table > • S = x y z • C = xy + (x y)z + + + 컴퓨터 구조 실습 안내서

  7. 전가산기 만들기 • S = x y z • => + + x y s z 컴퓨터 구조 실습 안내서

  8. 전가산기 만들기 • C = xy + (x y)z + • xy x • => y • + • => • (x y)z + x • => y z 컴퓨터 구조 실습 안내서

  9. 전가산기 만들기 컴퓨터 구조 실습 안내서

  10. 반감산기(Half-Subtracter)란? • 두 개의 2진수에 대하여 앞자리수에서 빌려오는 것을 전제로 두 수를 감한 차이의 관계를 나타내는 논리회로 • 입력 x, y의 차이(Difference)를 D, • 자리빌림수(Borrow) 를 B라 한다. 컴퓨터 구조 실습 안내서

  11. Inputs Outputs x y D B 0 0 0 0 0 1 1 1 1 0 1 0 1 1 0 0 반감산기의진리표와 논리식 < Truth Table > • D = x´y + xy´ = x y • B = x´y + 컴퓨터 구조 실습 안내서

  12. 반감산기 만들기 컴퓨터 구조 실습 안내서

  13. 전감산기(Full-Subtracter)란? • 두 입력 x, y를 감산하는 경우 n번째 자리에서 • 감산을 수행하기 전에 n-1번째 자리에서 • bn=1을 빌려주어 자리내림을 전제로 하고 • 있으므로 x-y-bn에 대하여 출력 bn+1, d로 • 표시하는 회로 컴퓨터 구조 실습 안내서

  14. Inputs Outputs x y Bn Bn+1 D 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 전감산기의진리표와 논리식 < Truth Table > • D = x y Bn • Bn+1 • = x´y+ (x y)´Bn + + + 컴퓨터 구조 실습 안내서

  15. 전감산기 만들기 컴퓨터 구조 실습 안내서

  16. 과제 • 4bit 가산기 와 4bit 감산기 • Input값 8개씩 • Output값 5개씩 • 반감산기, 반가산기, 전가산기, 전감산기를 이용 컴퓨터 구조 실습 안내서

  17. 4bit 가산기 컴퓨터 구조 실습 안내서

  18. 4bit 감산기 컴퓨터 구조 실습 안내서

More Related