1 / 81

第 3 章　逻辑门电路

第 3 章　逻辑门电路. 第 3 章　逻辑门电路. 3.1 MOS 逻辑门电路. 3.2 TTL 逻辑门电路. * 3.3 射极耦合逻辑门电路. * 3.4 砷化镓逻辑门电路. 3.5 逻辑描述中的几个问题. 3.6 逻辑门电路使用中的几个实际问题. 教学基本要求. 1 、了解半导体器件的开关特性。 2 、掌握基本逻辑门（与、或、与非、或非、异或门）、三态门、 OC 门的逻辑功能。 3 、学会逻辑电路逻辑功能分析。 4 、掌握逻辑门的主要参数及在应用中的接口问题。. 概 述. －构成数字逻辑电路的基本元件. 1 逻辑门电路：.

branden-gonzalez
Télécharger la présentation

第 3 章　逻辑门电路

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 第3章　逻辑门电路

  2. 第3章　逻辑门电路 3.1 MOS逻辑门电路 3.2 TTL逻辑门电路 *3.3 射极耦合逻辑门电路 *3.4 砷化镓逻辑门电路 3.5 逻辑描述中的几个问题 3.6 逻辑门电路使用中的几个实际问题

  3. 教学基本要求 1、了解半导体器件的开关特性。 2、掌握基本逻辑门（与、或、与非、或非、异或门）、三态门、OC门的逻辑功能。 3、学会逻辑电路逻辑功能分析。 4、掌握逻辑门的主要参数及在应用中的接口问题。

  4. 概 述 －构成数字逻辑电路的基本元件 1 逻辑门电路： 实现基本逻辑运算和复合逻辑运算的单元电路。 2 逻辑门电路的分类： 二极管门电路 分立 三极管门电路 逻辑门 电路 TTL-- 三极管-三极管 HTL– 高阈值 TTL门电路 ECL– 射极耦合 I2L– 集成注入 集成 NMOS门 PMOS门 MOS门电路 CMOS门

  5. 3 高、低电平产生的原理 理想的开关应具有两个工作状态： 接通状态： 要求阻抗越小越好，相当于短路（导通） 断开状态： 要求阻抗越大越好，相当于开路（截止） 0 V (低电平) 当S闭合，vO= 当S断开，vO= (高电平) + 5 V

  6. 3.1 MOS逻辑门电路 3.1.1 数字集成电路简介 3.1.2 逻辑电路的一般特性 3.1.3 MOS开关及其等效电路 3.1.4 CMOS反相器 3.1.5 CMOS逻辑门电路 3.1.6 CMOS漏极开路门和三态输出门电路 3.1.7 CMOS传输门 3.1.8 CMOS逻辑门电路的技术参数 3.1.9 NMOS门电路

  7. 3.1.1 数字集成电路简介 大规模集成芯片集成度高，所以要求体积小，而TTL系列不可能做得很小，但MOS管的结构和制造工艺对高密度制作较之TTL相对容易。 4000系列 4000B系列 74HC系列 74HCT系列 与双极性电路比较，MOS管的优点是功耗低，可达0.01mw，缺点是开关速度稍低。在大规模的集成电路中，主要采用的CMOS电路。

  8. 3.1.1 数字集成电路简介 双极型数字集成电路：TTL和ECL系列 74 系列 74H 系列 74L 系列 74S 系列 74LS 系列 74AS和74ALS系列

  9. 3.1.2 逻辑电路的一般特性 1、输入和输出的高，低电平

  10. 2. 噪声容限 驱动门 负载门 噪声 1 1 v v o I + V + V DD DD 1 V 输出 OH ( min ) v v 1 输入 o I V N H V IH ( min ) V IL ( max ) V N L 0 输入 V 0 输出 OL ( max ) 0 0 3.1.2 逻辑电路的一般特性 输入噪声容限: 当电路受到干扰时，在保证输出高、低电平基本不变的条件下，输入电平的允许波动范围。 输入高电平的噪声容限为 VNH=VOH(min)–VIH(min) 输入低电平的噪声容限为 VNL=VIL(max)–VOL(max)

  11. 3.1.2 逻辑电路的一般特性 3.传输延迟时间

  12. 传输延迟时间 V CC 50% 50% 输入 0V t t PLH PLH V OH 90 % 90 % 同相 50% 50% 输出 10 % 10 % V OL t t f r t t PLH PLH V O H 90 % 90 % 反相 50% 50% 输出 10% 10% V t t OL f r —— 表征门电路开关速度的参数 电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。 tPLH 为门电路输出由低电平转换到高电平所经历的时间; tPHL为由高电平转换到低电平所经历的时间。 平均传输延迟时间 tPd＝ (tPLH＋tPHL)/2

  13. 4. 功耗与延时功耗积 3.1.2 逻辑电路的一般特性 指的是当电路没有状态转换时的功耗 静态功耗： 动态功耗： 是在门的状态转换的瞬间的功耗。 对于TTL门电路来说，静态功耗是主要的。 DP = tpdPD 5、延时功耗积 是一综合性的指标，用DP表示，其单位为焦耳。DP的值愈小，表明它的特性愈接于理想情况。

  14. 1 & 1 0 V (5V) CC R c4 W 130 R b1 W 4k T 4 T 1 D I IL T 3 4. 扇入与扇出系数 3.1.2 逻辑电路的一般特性 扇入数: 取决于门的输入端的个数 扇出数: 带同类门的个数。 有带灌电流负载和拉电流负载两种情况: 带灌电流负载：输出低电平时。 IIL 当负载门的个数增加时，总的 灌电流IIL将增加,引起输出低 电压VOL的升高。 0 IOL 负载门 驱动门

  15. 1 & 1 0 V (5V) CC R c4 W 130 R b1 W 4k T 4 T 1 D I IL T 3 4. 扇入与扇出系数 3.1.2 逻辑电路的一般特性 扇入数: 取决于门的输入端的个数 扇出数: 带同类门的个数。 有带灌电流负载和拉电流负载两种情况: 带灌电流负载：输出低电平时。 IIL 当负载门的个数增加时，总的 灌电流IIL将增加,引起输出低 电压VOL的升高。 0 IOL 负载门 驱动门

  16. 1 & V (5V) CC R c4 W 130 R b1 W 4k T 4 T 1 D I IL T 3 4. 扇入与扇出系数 3.1.2 逻辑电路的一般特性 0 1 扇入数: 取决于门的输入端的个数 扇出数: 带同类门的个数。 有带灌电流负载和拉电流负载两种情况: IOH 带拉电流负载：门输出高电平时 当负载门的个数增多时，必将 引起输出高电压的降低。 IIH 1 负载门 驱动门

  17. 例题： 扇出数计算举例 3.1.2 逻辑电路的一般特性 例 查得基本的TTL与非门7410的参数如下： IOL＝16mA，IIL＝－1.6mA，IOH＝0.4mA，IIH＝0.04mA.试计算其带同类门时的扇出数。 解： (1)低电平输出时的扇出数 (2)高电平输出时的扇出数 若NOL≠NOH，则取较小的作为电路的扇出数。

  18. 1 & V (5V) CC R c4 W 130 R b1 W 4k T 4 T 1 D I IL T 3 6. 扇入与扇出系数 3.1.2 逻辑电路的一般特性 0 1 扇入数: 取决于门的输入端的个数 扇出数: 带同类门的个数。 有带灌电流负载和拉电流负载两种情况: IOH 带拉电流负载：门输出高电平时 当负载门的个数增多时，必将 引起输出高电压的降低。 IIH 1 负载门 驱动门

  19. 例题： 扇出数计算举例 3.1.2 逻辑电路的一般特性 例 查得基本的TTL与非门7410的参数如下： IOL＝16mA，IIL＝－1.6mA，IOH＝0.4mA，IIH＝0.04mA.试计算其带同类门时的扇出数。 解： (1)低电平输出时的扇出数 (2)高电平输出时的扇出数 若NOL≠NOH，则取较小的作为电路的扇出数。

  20. 1、MOS管的开关作用 3.1.3 MOS开关及其等效电路 当vI>VT时，并且比较大,使得vDS> vGS-VT时,MOS管处工作在饱和区，随着vI↑, iD↑，vDS ↓,MOS管最后工作在可变电阻区。当vGS一定是时，d,s 之间可近似等效为线性电阻。 vGS越大，输出特性曲线越倾斜，等效电阻越小，此时MOS管可以看成一个受vGS控制的可变电阻。 vGS的取值足够大时，使得Rd远远小于d,s 之间等效电阻时，电路输出为低电平。 当vI<VT时，MOS管处于截止状态，iD=0 ，输出电压vo=VDD，此时器件不损耗功率

  21. 2、MOS管的开关特性 3.1.3 MOS开关及其等效电路

  22. 3.1.4 CMOS反相器 1. CMOS反相器的工作原理 2. CMOS反相器的特点 3. CMOS反相器的传输特性 4. CMOS反相器的工作速度

  23. 1. CMOS反相器的工作原理 V DD T P v v I O T N

  24. V DD T P v v I O T N 1. CMOS反相器的工作原理 当vI = 0 V时 VGSN =0 ＜ VTN TN管截止； |VGSP|=VDD＞VTP TP管导通。 VDD 电路中电流近似为零（忽略TN的截止漏电流）,VDD主要降落在TN上，输出为高电平VOH ≈VDD

  25. V DD T P v v I O T N 1. CMOS反相器的工作原理 当vI =VOH= VDD时 VGSN =VDD > VTN TN管导通； |VGSP|= 0 < VTP TP管截止。 此时，VDD主要降在TP管上，输出为高电平VOL :

  26. 2. CMOS反相器的特点 V DD + v SGP T P – v v i I O + D T N – T1和T2只有一个是工作的， 因而CMOS反相器的静态功耗极小（微瓦数量级）。

  27. 3. CMOS反相器的工作速度 在电容负载情况下，它的开通时间与关闭时间是相等的，这是因为电路具有互补对称的性质。 小 小 平均延迟时间：10ns

  28. 两个并联的PMOS管T3、T4 止 通 止 止 止 通 通 通 每个输入端与一 个 NMOS管和一个PMOS管的栅极相连 两个串联的NMOS T1、T2 3.1.5 CMOS逻辑 门电路 1、与非门 二输入“与非”门电路结构如图 0 1 • 当A和B为高电平时: 输出低电平 0 1 • 当A和B有一个或一个以上为低电平时: 1 电路输出高电平 1 电路实现“与非”逻辑功能

  29. 2. 或非门电路 V 0 DD B T P2 0 A T N2 L T N1 3.1.5 CMOS逻辑门电路 • 当A、B全为低电平时 输出为高电平时 1

  30. 2. 或非门电路 V DD B T P2 A T N2 L T N1 3.1.5 CMOS逻辑门电路 • 当A、B全为低电平时， 1 输出为高电平时 1 0 • 当输入端A、B都为高电平时， 输出为低电平时 • 当A、B中有一个为高电平时 输出必为低电平时

  31. 3. 异或门电路 V DD Å B L = A B X A 由或非门和与或非门组成 同或门？

  32. 4. 输入、输出保护电路和缓冲电路 3.1.5 CMOS逻辑门电路

  33. 1）. 输入保护电路 3.1.5 CMOS逻辑门电路

  34. 2）CMOS逻辑门的缓冲电路 3.1.5 CMOS逻辑门电路

  35. 1 、CMOS漏极开路门 3.1.6 CMOS漏极开路门和三态输出门电路

  36. 2） 上拉电阻对OD门动态性能的影响 3.1.6 CMOS漏极开路门和三态输出门电路

  37. 3.1.6 CMOS漏极开路门和三态输出门电路

  38. 3） 上拉电阻的计算 3.1.6 CMOS漏极开路门和三态输出门电路

  39. 3） 上拉电阻的计算 3.1.6 CMOS漏极开路门和三态输出门电路

  40. 2 三态（TSL）输出门电路 3.1.6 CMOS漏极开路门和三态输出门电路

  41. 2 三态（TSL）输出门电路 3.1.6 CMOS漏极开路门和三态输出门电路

  42. 3.1.7 CMOS传输门 由互补的信号电压来控制，分别用C和 C表示。 1. CMOS传输门电路 (TG) 是一种传输信号的可控开关，截止电阻>107Ω，导通电阻<几百Ω，所以是一个理想的开关。 它广泛地用于采样保持电路、 斩波电路、模数和数模转换电路等。 结构对称，其漏极和源极可互换，它们的开启电压|VT|=2V 。

  43. 2、CMOS传输门电路的工作原理 C C T T P P +5V +5V v v / / v v v v / / v v I I O O O O I I – – 5V 5V T T N N C C 设TP和TN的开启电压|VT|=2V， 且输入模拟信号的变化范围为－5V到+5V。 5V +5V I＜3V 5V~+5V I>+3V －3V~+3V +5V 5V 当c端接低电压5V时 当 c端接高电压+5V 一管导通程度愈深，另一管导通愈浅，导通电阻近似为一常数。 开关断开

  44. 3. 1.8 CMOS逻辑门电路的技术参数 CMOS门电路的性能比较

  45. 3.1.9 NMOS门电路 1、NMOS反相器 2、NMOS与非门 3、NMOS或非门

  46. T2 Vo T1 3.1.9 NMOS逻辑门电路 1、NMOS反相器---饱和型负载管反相器 +VDD T1为工作管， T2为负载管 当输入电压为高电平时，T1导通 3-10K ≤ 1V （低电平） 100-200K Vi 当输入电压为低电平时，T1截止T2还是导通 Vo VDD－VT 即：Vi为高电平时， Vo为低电平 Vi为低电平时， Vo为高电平 所以，是反相器

  47. +VDD T3 L B T2 T1 A L= AB 3.1.9 NMOS逻辑门电路 2、NMOS与非门 • T1、 T2为工作管， T3为负载管 • 当A、B中有一个或两个均为低电平时，T1、T2有一个或两个都截止，输出为高电平 • 只有A、B全为高电平时，T1、T2均导通，输出为低电平

  48. +VDD T3 L A T1 T2 B 3.1.9 NMOS逻辑门电路 3、NMOS或非门 • T1、 T2为工作管， T3为负载管 • 当A、B中有一个为高电平时，T1、 T2 有一个导通，输出0 • A、B都为低电平时，T1、T2均截止， 输出为1 即L= A+B • 因为T1、T2是并联的，要想增加输入端的个数时不会引起输出低电平的变化。这给制造多输入端的或非门带来方便。

  49. 3.2 TTL逻辑门电路 3.2.1 BJT的开关特性 3.2.2 基本的BJT反相器的动态性能 3.2.3 TTL反相器的基本电路 3.2.4 TTL逻辑门电路 3.2.5 集电极开路门和三态门电路 3.2.6 BiCMOS门电路 3.2.7 改进型TTL门电路抗饱和TTL电路

More Related