Download
1 / 52
530 likes | 709 Vues
הצגת אמצע פרוייקט. שם הפרויקט : כרטיס דגימה,עיבוד ושחזור. מגישים : לוי אברהם. בריגר מיכאל. מנחים : מר חייס אריה. מר איצקוביץ מיכאל. מנחה מטעם רפא”ל: מר הבר דב. מטרות הפרויקט:. דגימה של אותות אנלוגיים והמרתם לאותות ספרתיים . עיבוד ושמירת המידע הספרתי הנדגם .
E N D
הצגת אמצע פרוייקט שם הפרויקט : כרטיס דגימה,עיבוד ושחזור. מגישים :לוי אברהם. בריגר מיכאל. מנחים : מרחייס אריה. מר איצקוביץ מיכאל. מנחה מטעם רפא”ל: מר הבר דב.
מטרות הפרויקט: • דגימה של אותות אנלוגיים והמרתם לאותות ספרתיים . • עיבוד ושמירת המידע הספרתי הנדגם . • המרת האותות הספרתיים המעובדים לאנלוגיים. • תדר עבודה גבוה (150MHz). :תכנון ובניית כרטיס בעל היכולות הבאות
תיאור הכרטיס: כרטיס זה מהווה מכלול DRFM ל- 4 ערוצים. • המימוש יתבצע על גביPCB רב שכבות. • הכרטיס דוגם אותות בכניסה באמצעות רכיבי.ADC • הכרטיס אוגר את המידע בזיכרון ייעודי לכל ערוץ. • הכרטיס מבצע עיבוד של המידע. • הכרטיס משחזר את האותות באמצעות רכיבי . DAC
סכימת בלוקים - הסבר: • IF Input Block: מכיל 4 רכיבי ADCהעובדים בתדר 150MHz ברזולוציה שלbit8 . מכיל 4 רכיבי ADCהעובדים בתדר 25MHz ברזולוציה שלbit8 .
סכימת בלוקים - הסבר: • : Processing Blockבלוק זה יאפשר את אופני העבודה הבאים : .1 שמירת המידע. 2. עיבוד המידע.
סכמת בלוקים -הסבר : Processing Block המשך : שמירת מידע : יכולת הקלטה של עד uSec1 מארבעת הערוצים. זכרון נדרש : 150 (samples)x 8 (bit) x 4 (channel) = 4800 bit 25 (samples) x 8 (bit) x 4 (channel) = 800 bit 5600 bit עיבוד המידע : שלושה אופני עבודה - שידור ראש-זנב - מציאת המחזור ושידור האות המחזורי. שידור בגלגול - שידור ללא הפסקה של המידע בזיכרון. שידור בזמן אמת - העברת הכניסה למוצא.
סכימת בלוקים - הסבר: • IF Output Block: מכיל 4 רכיבי DACהעובדים בתדר150MHz .
סכימת בלוקים - הסבר: Control Block: בלוק שיאפשר בקרות של העברת המידע: • שליטה. • תזמון. • השהיות.
הכרטיס כניסות/יציאות : • הכרטיס יקבל אות שעון חיצוני של150MHzוכן 25MHzלהזנת הרכיבים הסינכרוניים בכרטיס. • מחברJTAGלטעינת קודה VHDL-לרכיב הFPGA-. • מחברPin I/O32 המאפשר גישה חיצונית לכרטיס. • מחבר לעבודה מול בקר חיצוני ייעודי.
מתחי אספקה : הכרטיס יוזן מספקים חיצוניים יציבים: • .1.3Volt • 3.3Volt דיגיטלי , אנלוגי. • 5Voltדיגיטלי , אנלוגי.
בחירת רכיבים : • Clock Unit • MC100LVEP111- 3.3Volt 1:10 Differential PECL Clock Driver. • MC100EP139 - 3.3Volt PECL Clock Divider. • MC100H641 - 5Volt PECL to TTL 1:9 Clock Distribution. • MC100EP195 - 3.3Volt Programmable Delay Chip.
בחירת רכיבים -המשך • Analog Sampling Circuits • SPT7720 - 5Volt, 8 bit ,200MSPS A/D Converter. • AD9283 - 3.3Volt, 8bit 80 MSPS A/D Converter. • AD8309 - 3.3 Volt limiter. • AD8310 - 3.3 Volt Log Amp. • AD8611 - Fast Comperator. • 74ALVT162244 - 3.3Volt,16 bit Buffer.
בחירת רכיבים -המשך • Digital To Analog Unit • AD9732 - 5Volt , 10bit , 200MSPS D/A Converter. • ERA5SM – RF Amp. • Power Unit • LMS1585_1.5- Low Dropout Fast Response Regulator. • Switching Unit • HMC226- 3.3Volt Transmit/Receive switch.
בחירת רכיבים -המשך • Connectors • HM2R70PA5108- Right Angle Female Connector TYPE B PressFit • 103804- Right Angle Female Connector TYPE M PressFit. • JTAG Connector. • FPGA_Test_Pins Connector. • RF Coaxial Connector. • FPGA Enviroment • XC2V1000-5FG456c-1.5V VIRTEX- II. • XC1804Q44I- 3.3 Volt 4 Megabit Configuration PROM.
תיאור החומרה המתוכנתת .FPGA • התפקידים העיקריים של רכיב הFPGAבמעגל: • בקרה ושליטה על רכיבים במעגל . • ביצוע אופני הפעולה השונים הנדרשים ע”י הבקר.
יחידת התקשורת. • תיאור כללי: יחידה זו מנהלת את ערוץ התקשורת בין הבקר לבין רכיב ה.FPGA-
תיאור יחידת התקשורת- המשך. • פירוט כניסות יציאות: • כניסות: - CLK_25Mhzכניסת שעון. - Link_Mode אופן הפעולהREADאו. WRITE - Link_FRAMEnאות אפשור העברת מידע. - Link_Clkאות שעון תקשורת. - RESETnאות אתחול. - CH_x_Dout_CHxמידע המגיע מיחידות הDPRשלהערוצים השונים.
יחידת התקשורת-המשך. יציאות: -Link_WEAאות אפשור כתיבה למערך הזיכרונות. - Link_ADDR כתובת במרחב הזיכרונות. -Link_CTRLקווי בחירת ערוץDPR מתאים. - DATA_CMD_Linkקווי מידעINOUT . - Link_Enn_CHx קווי אפשור לערוצים השונים.
יחידת התקשורת-אופן פעולה. • אופן פעולת יחידת התקשורת. האיור שלהלן מתאר תרשים זמנים להעברת מידע מהבקר אל היחידה וממנה. Link_Mode Link_FRAMEn DATA_Link Link_Clk
יחידת התקשורת-המשך. הבקר קובע את סוג העברת המידעTxאו , Rx אות הFRAME – וכן את קצב השעון . המידע שמועבר לאחר כל ירידת שעון הוא בעל 8 סיביות כאשר הסיביות הראשונות המעוברות אל הFPGAמייצגות כתובת במרחב הזיכרונות.
יחידת ניהול שעון. • תיאור כללי: תפקיד יחידה זו הוא לספק את השעונים הנדרשים לצורך הפעלת מערך הזיכרונות ויחידות הDDR. היחידה משתמשת ביחידותDCM שנמצאות בתוך הרכיב ומטרתם לספק שעונים בSKEW נמוך ,והפרשי פאזה בדיוק גבוה.
תיאור יחידת ניהול שעון. • פירוט כניסות יציאות: • כניסות: - CLK_150Mhzכניסת שעון. • יציאות: - CLK_75Mhz_DIVשעון בתדר 75MHz שמקורו שעון.150MHz -CLK_75Mhz_DIV_180שעון בתדר 75MHzשמקורו בשעון150MHz ובהזזת פאזה של 180 מעלות.
יחידת ניהול שעון-מבנה פנימי. יחידה זו מורכבת משני יחידותDCM : יחידת:I1 ביצוע פעולת חלוקת תדר. יחידת: I2ביצוע הזזת פאזה של 180 מעלות.
יחידת בדיקה. • תיאור כללי: יחידה זו תשמש בעיקר בזמן בדיקות . לצורך בדיקת פעולה תקינה של הרכיב והמעגל ,ינותבו לפי הצורך אותות פנימיים מהרכיב אל מחבר בדיקות מתאים על גבי הכרטיס.
תיאור יחידת הבדיקה. • פירוט כניסות יציאות: • כניסות: - RESETnאות אתחול. -CLK_25Mhzכניסת שעון. - Card_SELאות בחירת כרטיס. • יציאות: -LEDיציאות לLED לשם בדיקות. -FPGA_Test_Pinsיציאות לשם בדיקה.
תיאור ערוץ יחיד. • תיאור כללי: כרטיס זה מכיל בתוכו ארבעה ערוצים זהים שמבצעים פעולות דגימה עיבוד ושיחזור. יחידה זו מאפשרת את היכולות הבאות: • “הקלטת” האות הנדגם ע”י שמירת המידע הנקלט מהערוצים המהיר והאיטי במערך זיכרונות . • שידור המידע השמור בתדר כפול ע”י מערך יחידות . DDR • שליטה ובקרה על רכיביDDL שנמצאים על הכרטיס . • תקשורת עם הבקר באמצעות מתן אותות חיווי מתאימים ובאמצעות מידע שמגיע מערוץ הLINK.
תיאור ערוץ יחיד -המשך. • פירוט כניסות יציאות: • כניסות: - RESETnאות אתחול. -Card_SELאות בחירת הכרטיס. -Tx_Rx_CTRLאות בקרת שידור קליטה. -CLK_X כניסות שעונים. -ADF_Xכניסת מידע מרכיב הA/D המהיר. - ADSכניסת מידע מרכיב הA/D האיטי. -ENVאותות מעטפת המייצגים כניסת פולס מידע. -LINKמערך אותות תקשורת עם ערוץ .LINK
תיאור ערוץ יחיד-המשך. • יציאות: - Rx_INDחיווי קליטה. -Tx_INDחיווי שידור. -DLY,EN,LENמידע ובקרה על רכיב הDDL . -SW_CTRLבקרה על מפסק כניסה. -CH_X_Doutמידע הדגימות השמור ערוץ מהיר. -ADS_Doutמידע הדגימות השמור ערוץ איטי.
תיאור יחידת בקרת ערוץ. • תאור כללי: יחידה זו מהווה ממשק בין יחידת הבקרה המרכזית לבין הערוץ ומבצעת את הפעולות הבאות: • תזמון בין ערוצי המידע שמגיעים מרכיבי . A/D • שליטה על בקרות רכיבי ה.DPR • שליטה ובקרה על רכיב הDDL . • תקשורת בין יחידת הבקרה המרכזית לבין הערוץ.
יחידת . DDR • תאור כללי: יחידה זו מאפשרת שידור מידע בתדר כפול . שני ערוצי מידע בתדר 75MHz נכנסים ליחידה כאשר מוצא היחידה הוא ערוץ מידע בתדר150MHz .
יחידתDDR - מבנה פנימי. • תאור כללי: היחידה מורכבת משמונה יחידותDDR . כל יחידה תומכת בBITיחיד וב I/O יחיד. ליחידה נכנסים שניBUS -ים בני שמונה סיביות ויוצאBUS יחיד בן שמונה סיביות.
תוצאות.PLACE&ROUTE • תוצאה תיאורטית:
תוצאות .PLACE&ROUTE • תוצאות מעשיות:
