Download
1 / 144
1.45k likes | 1.68k Vues
第三章 存储系统. 3.1 存储器概述 3.2 随机读写存储器 3.3 只读存储器和闪速存储器 3.4 高速存储器 3.5 cache 存储器 3.6 虚拟存储器 3.7 存储保护. 3.1 存储器概述 3.1.1 存储器分类. 存储器是计算机系统中的记忆设备，用来存放程序和数据。构成存储器的存储介质，目前主要采用半导体器件和磁性材料。存储器中最小的存储单位就是一个双稳态半导体电路或一个 CMOS 晶体管或磁性材料的 存储元 ，它可存储一个二进制代码。由若干个存储元组成一个 存储单元 ，然后再由许多存储单元组成一个 存储器 。
E N D
第三章 存储系统 3.1存储器概述 3.2随机读写存储器 3.3只读存储器和闪速存储器 3.4高速存储器 3.5cache存储器3.6虚拟存储器 3.7存储保护
3.1 存储器概述 3.1.1 存储器分类 存储器是计算机系统中的记忆设备，用来存放程序和数据。构成存储器的存储介质，目前主要采用半导体器件和磁性材料。存储器中最小的存储单位就是一个双稳态半导体电路或一个CMOS晶体管或磁性材料的存储元，它可存储一个二进制代码。由若干个存储元组成一个存储单元，然后再由许多存储单元组成一个存储器。 根据存储材料的性能及使用方法不同，存储器有各种不同的分类方法:
★ 按存储介质分 半导体存储器：用半导体器件组成的存储器。 磁表面存储器：用磁性材料做成的存储器。 ★ 按存储方式分 随机存储器：任何存储单元的内容都能被随 机存取，且存取时间和存储单 元的物理位置无关。 顺序存储器：只能按某种顺序来存取，存取 时间和存储单元的物理位置 有关。
★ 按存储器的读写功能分 只读存储器(ROM)：存储的内容是固定不变的， 只能读出而不能写入的半导体存储器。 随机读写存储器(RAM)：既能读出又能写入的 半导体存储器。 ★ 按信息的可保存性分 非永久记忆的存储器：断电后信息即消失的 存储器。 永久记忆性存储器：断电后仍能保存信息的 存储器。 ★ 按在计算机系统中的作用分 根据存储器在计算机系统中所起的作用，可分为主存储器、辅助存储器、高速缓冲存储器、控制存储器等。
3.1.2 存储器的分级结构 为了解决对存储器要求容量大，速度快，成本低三者之间的矛盾，目前通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。
高速缓冲存储器 主存储器 外存储器 图3.1 存储器系统的分级结构
3.1.3 主存储器的技术指标 主存储器的性能指标主要是： • 存储容量 • 存取时间 • 存储周期 • 存储器带宽 字存储单元即存放一个机器字的存储单元，相应的地址称为字地址。一个机器字可以包含数个字节，所以一个存储单元也可包含数个能够单独编址的字节地址。 下面列出主存储器的主要几项技术指标：
3.2 随机读写存储器3.2.1 SRAM存储器1. 基本存储元 基本存储元是组成存储器的基础和核心，它用来存储一位二进制信息0或1。下图一个是六管SRAM存储元的电路结构示意图。 它是由两个MOS反相器交叉耦合而成的触发器，一个存储元存储一位二进制代码。这种电路有两个稳定的状态，并且A，B两点的电位总是互为相反的，因此它能表示一位二进制的1和0。下面我们来分析说明该存储元的读写操作实现过程。
2. SRAM存储器的组成 图示3.3为SRAM存储器的结构框图。
其内部组成结构是： 存储体：存储单元的集合，通常用X选择线(行线)和Y选择线(列线)的交叉来选择所需要的单元。 地址译码器：将用二进制代码表示的地址转换成输出端的高电位，用来驱动相应的读写电路，以便选择所要访问的存储单元。地址译码有两种方式。 单译码：适用于小容量存储器，一个地址译码器 双译码：适用于大容量存储器，X向和Y向两个译码器。
图示说明了一个采用双译码结构的存储单元矩阵的译码过程图示说明了一个采用双译码结构的存储单元矩阵的译码过程
驱动器: 双译码结构中，在译码器输出后加驱动器，驱动挂在各条X方向选择线上的所有存储元电路。 I/O电路：处于数据总线和被选用的单元之间，控制被选中的单元读出或写入，放大信息。 片选: 在地址选择时，首先要选片,只有当片选信号有效时，此片所连的地址线才有效。 输出驱动电路: 为了扩展存储器的容量，常需要将几个芯片的数据线并联使用；另外存储器的读出数据或写入数据都放在双向的数据总线上。这就用到三态输出缓冲器。
3. SRAM存储器芯片实例 在了解了SRAM的内部组成结构后，下面我们通过实际中的存储器芯片来加以具体说明。下图是2114存储器芯片(1K×4)的逻辑结构方框图。 注意：由于读操作与写操作是分时进行的，读时不写，写时不读，因此，输入三态门与输出三态门是互锁的，数据总线上的信息不致于造成混乱。
4. 存储器与CPU连接 CPU对存储器进行读/写操作，首先由地址总线给出地址信号，然后要发出读操 作或写操作的控制信号，最后在数据总线上进行信息交流，要完成地址线的连接、数据线的连接和控制线的连接。 存储器芯片的容量是有限的,为了满足实际存储器的容量要求，需要对存储器进行扩展。主要方法有： ★ 位扩展法 ★ 字扩展法 ★ 字位同时扩展法
★ 位扩展法： 只加大字长，而存储器的字数与存储器芯片字数一致,对片子没有选片要求使用。下图为8K×1的RAM存储器芯片,组成8K×8位的存储器连接结构图。
★ 字扩展法: 仅在字向扩充，而位数不变。需由片选信号来区分各片地址。下图是用16K×8位的芯片采用字扩展法组成64K×8位的存储器存储器连接结构图。 ★ 字位同时扩展法: 一个存储器的容量假定为M×N位，若使用L×k 位的芯片(L＜M,k＜N)，需要在字向和位向同时进行扩展。此时共需要(M/L×(N/k)个存储器芯片。
5. 存储器的读、写周期 在与CPU连接时,CPU的控制信号与存储器的读、写周期之间的配合问题是非常重要的。 读周期: 读周期与读出时间是两个不同的概念。读出时间是从给出有效地址到外部数据总线上稳定地出现所读出的数据信息所经历的时间。读周期时间则是存储片进行两次连续读操作时所必须间隔的时间，它总是大于或等于读出时间。 写周期: 要实现写操作，要求片选CS和写命令WE信号都为低，并且CS信号与WE信号相“与”的宽度至少应为tW。
3.2.2 DRAM存储器1．四管动态存储元 四管的动态存储电路是将六管静态存储元电路中的负载管T3，T4去掉而成的。它和六管静态存储元电路的区别： 写操作: 写数据靠T1,T2管栅极电容的存储作用，在一定时间内可保留所写入的信息。 读操作: 先给出预充信号，使两个预冲电容达到电源电压。字选择线使T5，T6管导通时，存储的信息通过A，B端向位线输出。 刷新操作: 为防止存储的信息电荷泄漏而丢失信息，由外界按一定规律不断给栅极进行充电，补足栅极的信息电荷。
2. 单管动态存储元 单管动态存储元电路由一个管子T1和一个电容C构成。 写入：字选择线为“1”，T1管导通，写入信息由位线(数据线)存入电容C中； 读出：字选择线为“1”，存储在电容C上的电荷，通过T1输出到数据线上，通过读出放大器即可得到存储信息。
3. DRAM存储芯片实例 DRAM存储器芯片的结构大体与SRAM存储器芯片相似，由存储体与外围电路构成。但它集成度要高，外围电路更复杂。下图是16K×1位的DRAM存储器2116芯片的引脚图和内部逻辑结构示意图和其读写时序图。
4. DRAM的刷新 动态MOS存储器采用“读出”方式进行刷新。从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止，这一段时间间隔叫刷新周期。 常用的刷新方式有三种： 集中式 分散式 异步式
集中式刷新：在整个刷新间隔内，前一段时间重复进行读/写周期或维持周期，等到需要进行刷新操作时，便暂停读/写或维持周期，而逐行刷新整个存储器，它适用于高速存储器。下图为刷新方式图。集中式刷新：在整个刷新间隔内，前一段时间重复进行读/写周期或维持周期，等到需要进行刷新操作时，便暂停读/写或维持周期，而逐行刷新整个存储器，它适用于高速存储器。下图为刷新方式图。 分散式刷新：把一个存储系统周期tc分为两半，周期前半段时间tm用来读/写操作或维持信息，周期后半段时间tr作为刷新操作时间。这样，每经过128个系统周期时间，整个存储器便全部刷新一遍。 异步式刷新：是前两种方式的结合。即对每一行在2ms之内相隔平均间隔刷新一次。
5. DRAM存储器控制电路 DRAM存储器的刷新需要有硬件电路的支持，包括刷新计数器、刷新/访存裁决、刷新控制逻辑等。这些控制线路形成DRAM控制器，它将CPU的信号变换成适合DRAM片子的信号。 (1)地址多路开关：刷新时需要提供刷新地址，由多路开关进行选择。 (2)刷新定时器： 定时电路用来提供刷新请求。 (3)刷新地址计数器：只用RAS信号的刷新操作，需要提供刷新地址计数器。 (4)仲裁电路：对同时产生的来自CPU的访问存储器的请求和来自刷新定时器的刷新请求的优先权进 行裁定。 (5)定时发生器：提供行地址选通信号RAS、列地址选通信号CAS和写信号WE.
3.2.3 主存储器组成实例 本节以DRAM控制器W4006AF为例，说明80386中主存储器的构成方法。 下面是采用W4006AF构成的80386主存储器简图，具体框图参看教材：P87页 (1)W4006AF的外特性 ①可以控制两个存储体交叉访问； ②可以对256KB—16MB的DRAM片子进行访问； ③最多可控制128个DRAM片子； ④采用CAS在RAS之前的刷新方式。
(2)主存储器组成 上图右半部所示为80386主存储器的基本构成,有4 个存储模块，每个模块存储容量为1M×32位。在用W4006AF控制器构成存储器时，几乎不需要外加电路，直接把W4006AF同CPU和DRAM双方进行连接即可。 要对主存容量进行扩充，只需扩充DRAM芯片数量或更换存储容量更大的DRAM芯片即可。
3.2.4 高性能的主存储器1. EDRAM芯片 EDRAM芯片又称增强型DRAM芯片，它是在DRAM芯片上集成了一个SRAM实现的小容量高速缓冲存储器，从而使DRAM芯片的性能得到显著改进。 以SRAM保存一行内容的办法，对成块传送非常有利。如果连续的地址高11位相同，意味着属于同一行地址，那么连续变动的9位列地址就会使SRAM中相应位组连续读出，这称为猝发式读取。 EDRAM的这种结构还带来另外两个优点： ●在SRAM读出期间可同时对DRAM阵列进行刷新。 ●芯片内的数据输出路径与输入路径是分开的，允许在写操作完成的同时来启动同一行的读操作。
2. EDRAM内存条 一片EDRAM的容量为1M×4位，8片这样的芯片可组成1M×32位的存储模块。 8个芯片共用片选信号Sel、行选通信号RAS、刷新信号Ref和地址输入信号A0—A10。当某模块被选中，此模块的8个EDRAM芯片同时动作，8个4位数据端口D3～D0同时与32位数据总线交换数据，完成一次32位字的存取。 上述存储模块本身具有高速成块存取能力,这种模块内存储字完全顺序排放，以猝发式存取来完成高速成块存取的方式，在当代微型机中获得了广泛应用。
3. 主存物理地址的存储空间分布 下面以奔腾PC机主存为例，说明主存物理地址的存储空间概念。 奔腾PC机主存物理地址存储空间分布情况如下图。 最大可访问主存空间为256MB，实际只安装了16MB的DRAM。 存储空间分成基本内存、保留内存、扩展内存几部分。
3.3 只读存储器和闪速存储器3.3.1 只读存储器(ROM) 1. ROM的分类 只读存储器简称ROM，它只能读出，不能写入。它的最大优点是具有不易失性。 根据编程方式不同，ROM通常分为三类： 掩模式ROM： 又称 mask ROM 一次编程ROM： 又称 PROM 多次编程ROM： 又称 EPROM,EEPROM
掩模式ROM：数据在芯片制造过程中就已经被确定。其特点是可靠性和集成度高，价格便宜，但不能重写。掩模式ROM：数据在芯片制造过程中就已经被确定。其特点是可靠性和集成度高，价格便宜，但不能重写。 一次编程ROM：用户可自行改变产品中某些存储元可以根据用户需要编程只能一次性改写。 多次编程ROM：可以用紫外光照射或电擦除原来的数据，然后再重新写入新的数据可以多次改写ROM中的内容。
2. 光擦可编程只读存储器(EPROM) (1) 基本存储元电路 P沟道EPROM的基本电路结构示意图如下。它与普通P沟道增强型MOS电路相似，在N型基片上生长了两个高浓度的P型区，通过欧姆接触，分别引出源极(S)和漏极(D)。在S极和D极之间，有一个由多晶硅做的栅极，但它是浮空的，被绝缘物SiO2所包围。当管子制造好时，硅栅上没有电荷，所以源极和漏极之间是不导电的。
