Dekodéry 1 z N

1. Dekodéry 1 z N Střední odborná škola Otrokovice Autorem materiálu a všech jeho částí, není-li uvedeno jinak, je Ing. Miloš Zatloukal Dostupné z Metodického portálu www.rvp.cz, ISSN: 1802-4785, financovaného z ESF a státního rozpočtu ČR. Provozováno Výzkumným ústavem pedagogickým v Praze. www.zlinskedumy.cz

2. Charakteristika DUM 2

3. Dekodéry 1 z N Obsah tématuDefinice dekodéru 1 z N Vstupy a výstupyZadání návrhu dekodéru kódu 1 z NBlokování dekodéru Typy logických členů pro realizaci dekodéru Návrh dvoubitového dekodéru (1 ze 4) tabulka základní rovnice upravené rovnice schéma zapojení

4. Dekodéry 1 z N Kodér – Dekodér: - Je to obvod, který podle kombinace vstupních proměnných vytváří určitý výstupní kód (kombinaci dvojkových stavů). Kodér – podle dohodnutého pravidla vyrábí „novou“ informaci – n-bitová dvojková čísla Dekodér určitý kód identifikuje – převádí informaci do výchozího tvaru. Obr. 1: Blokové schéma dekodéru 1 z N

5. Dekodéry 1 z N Co znamená 1 z N? - jde o takový výstupní kód, že pro určitou kombinaci vstupních bitů (n- bitové číslo) je pouze na jednom výstupu odlišný stav než na ostatních výstupech. - tento odlišný stav (nula nebo jednička) se v tabulce pohybuje po úhlopříčce a říká se mu tedy plovoucí, v tomto materiálu bude značena jako PL0 nebo PL1. A co vstupy takového dekodéru? - jejich počet je n - jsou označovány jako adresní bity - mezi počtem výstupů dekodéru N a počtem adresových vstupů n platí vztah N = 2n Příklad: 8 = 23 Půjde o tříbitový dekodér (z hlediska vstupů – adresních) a zároveň o dekodér typu 1 z 8 (z hlediska výstupů)

6. Dekodéry 1 z N Co musí obsahovat zadání návrhu dekodéru kódu 1 z N ? - počet bitů vstupu – adresních bitů (n = 1, 2, 3, 4…) nebo - počet výstupů (N = 2, 4, 8, 16…) (údaj, který nebyl zadán, se s pomocí vztahu N = 2n dopočítá. - to znamená, že k počtu vstupů dopočítáme počet výstupů a naopak Příklady: čtyřbitový dekodér znamená, že půjde o dekodér 1 ze 16 protože 16= 24 dekodér 1 ze 32 znamená, že půjde o dekodér s 5 adresními vstupy (32=25) - typ výstupu – zda má jít o plovoucí nulu (zde PL0) nebo jedničku (zde PL1) - zda má být dekodér vybaven blokovacím vstupem (značí se obvykle jako E) - zda je požadavek na typ logických členů jimiž má být realizován - není (pak jde o členy typu NOT, AND, OR apod.) - je (pak jde o samotné členy NAND nebo NOR nebo o jejich kombinaci)

7. Dekodéry 1 z N Blokování dekodéru – týká se nejen dekodérů ale i dalších kombinačních obvodů (např. multiplexerů) – značí se jako E (Enable = možný, umožněn) nebo OE (Output enable) – pokud má dekodér více adresních vstupů než 4 a tyto se značí písmeny (A, B, C, D, E…), použije se pro označení blokovacího vstupu další volné písmeno v abecedě – blokovat obvod lze dvěma stavy – logickou nulou – logickou jedničkou – značení blokovacího signálu – předpokládá se převážně odblokovaný stav, proto je tento signál buď E (bez negace) – nulou – zablokováno – jedničkou – odblokováno nebo (s negací) – nulou – odblokováno – jedničkou – zablokováno Pozn. U TTL obvodů je na nezapojeném vstupu automaticky logická jednička a pokud vstup E nebude zapojen, šlo by o odblokovaný stav dekodéru.

8. Dekodéry 1 z N Typ logických členů pro realizaci dekodéru – neřeší se, neboť lze použít hotový komerčně vyráběný integrovaný obvod –není přesně specifikován a pak jde o kombinaci členů typu NOT, AND, OR apod. – je zadaný – požadavek na: – samotné členy NAND (pouze NAND) – samotné členy NOR (pouze NOR) – kombinace NAND a NOR Pozn. NAND a NOR jsou univerzálními logickými členy v tom smyslu, že je možné pomocí nich realizovat jakoukoliv logickou funkci. Důsledek realizace členy stejného typu (NAND nebo NOR) – rovnice výstupů dekodéru je nutné upravit (pomocí zákona o dvojí negaci a De Morganova pravidla) – oproti schématu s různými členy (NOT, AND, OR) se zvětší počet univerzálních členů (např. 1 x OR bude nahrazen třemi NAND) – úspora může nastat v počtu potřebných integrovaných obvodů (např. místo tří různých (NOT, AND, OR) budou stačit pouze dva (např. NAND nebo NOR)

9. Dekodéry 1 z N – používané typy 1) dvoubitový – (1 ze 4) 2) tříbitový – (1 z 8) 3) čtyřbitový – (1 ze 16) Návrh dekodéru Jak může být dekodér zadán? - počtem vstupů „n“ (jde vlastně o adresní bity), počtem výstupů „N“ - určením typu jedné „klouzavé“ – „plovoucí“ hodnoty – nuly nebo jedničky (zkratkou PL0 nebo PL1) - určením zda má či nemá být s blokovacím signálem (popř. jeho typ E – dekodér je odblokován stavem logická jedna nula Co je potřeba k jeho návrhu? - tabulka dekodéru - rovnice výstupů dekodéru - schéma zapojení dekodéru tyto výsledky jsou rovnocenné, obvykle z tabulky získáme rovnice a k nim nakreslíme schéma zapojení dekodéru (ale z kterékoliv výsledku získáme snadno 2 zbývající (např. k rovnicím tabulku a schéma nebo ke schématu rovnice a tabulku).

10. 1) Dvoubitový dekodér – (dekodér 1 ze 4) Zadání: Navrhněte pomocí tabulky, rovnic a schématu zapojení dekodér typu 1 ze 4, s výstupem typu plovoucí 1 (PL1) a s blokováním logickou nulou. Řešení: Určení proměnných (vstupů a výstupů) - blokováním log. nulou a tedy odblokování jedničkou ukazuje na označení E - dvoubitový – adresovací vstupy budou právě 2 (označení A, B) - počet výstupů - výpočet: N = 2n = 22 = 4 (označení Y0, Y1, Y2, Y3) - schematická značka Tabulka dekodéru: Obr. 2: Blokové schéma dekodéru 1 ze 4

11. 1) Dvoubitový dekodér – (dekodér 1 ze 4) – PL1, blokování nulou (E) Rovnice z tabulky a) základní = neupravené = > realizace logickými členy typu AND b) rovnice upravené 1. úprava – dvojitá negace (podle zákona negace negace = dvojí negace výraz nezmění) 2. Úprava – podle De Morganova pravidla – proměnné A, B se znegují a znaménko krát se změní na plus (AND –> NOR)

12. 1) Dvoubitový dekodér – (dekodér 1 ze 4) – PL1, blokování nulou (E) Z tabulky je patrné, že - sloupec E se píše před ostatními vstupy - určuje kdy je dekodér: - funkční – odblokován (na jednom z výstupů je jedna) - zablokován (všechny výstupy ve stavu logická nula) Pravidlo 1: V zablokovaném stavu jsou výstupy ve stejném stavu – opačném, než je plovoucí (zde dle zadání plovoucí jedna – PL1) - sloupce vstupů jsou označeny v opačném pořadí – tj. B, A (nikoliv A, B) - důvod: kombinace 0 a 1 určuje dvoubitové dvojkové číslo – 00, 01, 10, 11 a bit B má vyšší váhu (důležitost) = 21 = 2 než bit A = 20 = 1 i – index = desítkové číslo zapsané dvojkově ve sloupcích B, A v každém ze sloupců Y0 až Y3 je jediná jednička – na jakém řádku? – podle indexu i např. i = 2, B = 1, A = 0 (10)2 = (2)10, => Y2 = 1

13. 1) Dvoubitový dekodér – (dekodér 1 ze 4) – PL1, blokování nulou (E) Rovnice z tabulky Kdy použijeme základní rovnice (a tedy schéma se členy AND) a) pokud je to přímo zadáno (… k realizaci použijte člen AND …) b) pokud je to zadáno formou výstupu ( … výstup typu plovoucí jedna) c) pokud je to zadáno typem blokování – E se uvádí v odblokovaném stavu a je tedy vyhověno zadání - blokování nulou (E = log. 0) - blokování jedničkou (

14. Dvoubitový dekodér – (dekodér 1 ze 4) – PL1 Schéma zapojení a) Bez blokování, výstupy typu plovoucí jedna, logické členy AND Obr. 3: Schéma dekodéru 1 ze 4 (s hradly AND, bez blokování)

15. 1) Dvoubitový dekodér – (dekodér 1 ze 4) – PL1, blokování nulou (E) Schéma zapojení b) s blokováním E, výstupy typu plovoucí jedna, logické členy AND Obr. 4: Schéma dekodéru 1 ze 4 (s hradly AND, s blokováním typu E)

16. 1) Dvoubitový dekodér – (dekodér 1 ze 4) – PL1, blokování jedničkou () Schéma zapojení c) s blokováním (), výstupy typu plovoucí jedna, logické členy NOR Často bývá požadována realizace dekodéru pouze jedním typem log. členů – pro plovoucí jedničku na výstupu a tedy rovnice typu logický součin (AND) je nejvýhodnější převod rovnic na NOR. Blokovací signál bude nyní opačný () (0 odblokuje a 1 zablokuje) Obr. 5: Schéma dekodéru 1 ze 4 (s hradly NOR, s blokováním typu )

17. 2) Tříbitový dekodér – (dekodér 1 ze 8) – plovoucí nula (PL0), blokování jedničkou () Tabulka dekodéru: Z tabulky vytvořte základní rovnice pro Y0 až Y7 a podle nich schéma zapojení. Podle rovnic pak vycházejí logické členy OR. Blokování jedničkou () znamená, že nula dekodér odblokuje a jednička zablokuje (viz. tabulka – nejspodnější – oranžový řádek – blokovací).

18. 3) Čtyřbitový dekodér – (dekodér 1 ze 16) – plovoucí nula (PL0), blokování nulou (E) Tabulka dekodéru:

19. Čtyřbitový dekodér – pokračování Čtyřbitový dekodér – (dekodér 1 ze 16) – plovoucí nula (PL0), blokování nulou (E) Z tabulky vytvořte základní rovnice pro Y0 až Y15 (se členy OR). Blokování nulou (E) znamená, že nula dekodér zablokuje a jednička odblokuje – proto bude nutné převést základní rovnice do upravené podoby (ze členů OR se stanou členy NAND) (viz. tabulka – nejspodnější – oranžový řádek – blokovací).

20. Integrované dekodéry Mnohé z dekodérů 1 z N jsou natolik používané, že se vyrábějí ve velkých sériích jako integrované obvody (IO) a to jak v technologii TTL, tak i v CMOS. Pozn.: Dvojitý znamená, že v jednom integrované obvodu jsou dva shodné dekodéry (obvykle mají nějakou společnou část).

21. Pro dekodér „jedna ze dvou“ platí jeho jiné označení: jednobitový dvoubitový tříbitový Kontrolní otázky Dekodér 1 ze 16 má počet bitů adresy: 2 3 4 3. Blokování signálem E znamená pro dekodér: nulou odblokován, jedničkou zablokován nulou zablokován, jedničkou odblokován že pro jeho zapojení byly použity logické členy typu OR

22. Pro dekodér „jedna ze dvou“ platí jeho jiné označení: jednobitový dvoubitový tříbitový Kontrolní otázky – správné odpovědi – červeně Dekodér 1 ze 16 má počet bitů adresy: 2 3 4 3. Blokování signálem E znamená pro dekodér: nulou odblokován, jedničkou zablokován nulou zablokován, jedničkou odblokován že pro jeho zapojení byly použity logické členy typu OR

23. Seznam obrázků: Obr. 1: vlastní, Blokové schéma dekodéru 1 z N Obr. 2: vlastní, Blokové schéma dekodéru 1 ze 4 Obr. 3: vlastní, Schéma dekodéru 1 ze 4 (s hradly AND, bez blokování) Obr. 4: vlastní, Schéma dekodéru 1 ze 4 (s hradly AND, s blokováním typu E) Obr. 5: vlastní, Schéma dekodéru 1 ze 4 (s hradly NOR, s blokováním typu )

24. Seznam použité literatury: [1] Matoušek, D.: Číslicová technika, BEN, Praha, 2001, ISBN 80-7232-206-0 [2] Blatný, J., Krištoufek, K., Pokorný, Z., Kolenička, J.: Číslicové počítače, SNTL, Praha, 1982 [3] Kesl, J.: Elektronika III – Číslicová technika, BEN, Praha, 2003, ISBN 80-7300-075-X [4] Pinker, J.,Poupa, M.: Číslicové systémy a jazyk VHDL, BEN, Praha, 2006, ISBN 80-7300-198-5

25. Děkuji za pozornost 