1 / 36

ATM 트래픽 발생기 및 분석기 설계 및 구현

ATM 트래픽 발생기 및 분석기 설계 및 구현. 양 승 엽 , 최 정 민 , 김 장 복 홍익 대학교 전자 공학과 Critel ( 주 ). 목차. 연구 동기 선행 연구 및 개발 관련 권고 및 표준 구현 목적 및 목표 트래픽 발생기 트래픽 분석기 결론. Motivation. ATM Network 의 상용화 국산 ATM 시험 장치 부재 고가의 외산 장비에 의존 표준에 근거한 시험 장치 부재 (O.191) HP : AAL1 을 이용하여 시험 Adtech: 자체 시험 셀 포맷을 이용하여 시험

emele
Télécharger la présentation

ATM 트래픽 발생기 및 분석기 설계 및 구현

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. ATM 트래픽 발생기 및 분석기설계 및 구현 양 승 엽, 최 정 민, 김 장 복 홍익 대학교 전자 공학과 Critel (주)

  2. 목차 • 연구 동기 • 선행 연구 및 개발 • 관련 권고 및 표준 • 구현 목적 및 목표 • 트래픽 발생기 • 트래픽 분석기 • 결론

  3. Motivation • ATM Network의 상용화 • 국산 ATM 시험 장치 부재 • 고가의 외산 장비에 의존 • 표준에 근거한 시험 장치 부재 (O.191) • HP : AAL1을 이용하여 시험 • Adtech: 자체 시험 셀 포맷을 이용하여 시험 • A/S 및 시험 장치간 호환성에 문제

  4. 선행 연구 및 개발 • 김철규, 최대우, 박홍식, “ATM 트래픽 발생기 및 분석기의 설계”, JCCI’93,( ETRI) • 김덕경, 성단근, “ATM 트래픽 발생 메커니즘에 관현 연구”, JCCI’94,(KAIST) • 김명석, 강태운, 최문기, “ATM 프로토콜 해석장치/트래픽 모니터 설계 및 구현”, JCCI’94, (ETRI) • 장승기, “실시간 ATM 트래픽 발생기의 구현”, KAIST, 석사학위 논문, 1995, (KAIST) • 이상열, “ATM 교환기용 시험 장치 개발” , HAN/B-ISDN 워크샵, 1995, (우진전자통신)

  5. 관련 권고 • O.191(04/97) : Equipment to assess ATM layer cell transfer performance. • Compatibility between test equipment produced by different manufacturers

  6. Test Cell Payload Format • SN : Sequence Number • TS : Time Stamp • TCPT : Test Cell Payload Type • CRC-16 : CRC-16 Error Detection Code

  7. ATM Network Performance parameters • Error-related network performance parameters • Cell Error Ratio; • Cell Loss Ratio; • Severely Errored Cell Block Ratio 1); • Cell Misinsertion Rate. • Availability-related network performance parameters • Availability Ratio 1); • Mean Time Between Outages 1). • Delay-related performance parameters • Mean Cell Transfer Delay 1); • Cell Delay Variation 1). Note 1 - ffs(For Further Study)

  8. 구현 목적 • 표준에 근거한 ATM 시험 장치 • 저가의 시험 장치 • 국산 시험 장치 • 미래 시험 장치와의 호환성 보장

  9. 1차 구현 (06/99) • STM-1 물리층 기반 • Network Performance Parameter • CLR • CER • CMR • PRBSER • 1 Cell Stream Generation with CBR • 1 Cell Stream Analysis • 1 PRBS Pattern

  10. 2차 구현 (12/99) • STM-1, DS3, T1/E1 물리층 기반 • Network Performance Parameter • CLR - max CTD • CER - peak to peak CDV • CMR - CDV • PRBSER • Multiple Cell Stream Generation with CBR • Multiple Cell Stream Analysis • Multiple PRBS patterns

  11. 구성

  12. Test Cell Generator • Cell Emission Scheduler • Time Stamp Generator • Sequence Number Generator • PRBS Generator • Scrambler • CRC-16 Error Detection Code Generator • UTOPIA TX Interface

  13. Cell Emission Scheduler(1) • Programmable Timer with 25MHz Clock i=71, cps=352112.687500, bps= 149295776.000000 i=72, cps=347222.218750, bps= 147222224.000000 i=73, cps=342465.750000, bps= 145205472.000000 i=74, cps=337837.843750, bps= 143243248.000000 i=75, cps=333333.343750, bps= 141333344.000000 i=76, cps=328947.343750, bps= 139473680.000000 i=77, cps=324675.343750, bps= 137662352.000000 i=78, cps=320512.812500, bps= 135897440.000000 • Easy to implement, but insufficient granularity at high speed. • §5.4.1.2, I.371(08/96), ITU-T : Spec of PCR • mantissa : 9 bit, exponent : 5 bit, log(10) (29)  2.7(cell rate로 3 digit 정밀도 요구됨)

  14. 제안된 알고리즘

  15. Cell Emission Scheduler(2) • 1 cell time(2.56us) => 1024 fraction time i=1133, cps=353045.013239, bps= 149691085.613416 i=1134, cps=352733.686067, bps= 149559082.892416 i=1135, cps=352422.907489, bps= 149427312.775330 i=1136, cps=352112.676056, bps= 149295774.647887 i=1137, cps=351802.990325, bps= 149164467.897977 i=1138, cps=351493.848858, bps= 149033391.915641 i=1139, cps=351185.250219, bps= 148902546.093064 i=1140, cps=350877.192982, bps= 148771929.824561 i=1141, cps=350569.675723, bps= 148641542.506573 i=1142, cps=350262.697023, bps= 148511383.537653 • more complex than programmable timer but sufficient granularity(2.5 ns accuracy)

  16. TEI = 2.8325 us (1133 x 2.5 ns)

  17. TEI = 12.735 us (5094 x 2.5 ns)

  18. 모의 시험 결과

  19. Time Stamp/Sequence Number Generator • Using Programmable Timer, Latch Global Counter Value • Using proposed algorithm, Calculate Theoretical Emission Time • Increment Sequence Number when new emission triggered.

  20. Serial Scrambler • 생성 다항식 X^9+X^5+X^0(O.191) • Sn+1 = TSn + D i • T = 0 0 0 0 1 0 0 0 1 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 • D = [ 1 0 0 0 0 0 0 0 0 ]T

  21. Parallel Scrambler Sn+8 = T8Sn + H In 0 1 1 0 0 0 1 0 0 1 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 0 1 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 0 1 0 0 0 0 1 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

  22. PRBS Generator • 2^15-1 주기의 PRBS(O.151) • 8 bit parallel generator 용 transition matrix 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0

  23. CRC-16 Error Detection Code Generator

  24. Test Cell Analyzer • UTOPIA Rx Interface • Test Cell Validation • CRC-16 Checker • Descrambler • Sequence Number Checker • PRBS Checker

  25. UTOPIA Rx Interface

  26. Test Cell Validation

  27. CRC-16 Checker

  28. Descrambler

  29. Sequence Number Checker(1)

  30. Sequence Number Checker(2)

  31. PRBS Checker

  32. 결론 • 일정 • Generator Logic 개발 • Analyzer Logic Coding 중 • 1차 1999년 6월 말 구현 예정 • 2차 1999년 12월 말 구현 예정 • 추후 연구 과제

  33. 상품화 완료 • Critel Co. Inc. • Leadion-I • http://www.critel.com/

More Related