数字电路与 逻辑设计

1. 数字电路与逻辑设计 湖州职业技术学院 陈时华 制作

2. 数字电子技术 第1章 数字电路基础 第2章 组合逻辑电路 第3章 常用组合逻辑模块及其应用 第4章 时序逻辑电路 第5章 常用时序逻辑模块及其应用 第6章 脉冲产生电路及集成定时器

3. 第7章 数/模转换器和模/数转换器 *第8章 可编程逻辑器件简介 退出 注：打“*”为可不讲授内容

4. 第3章 常用组合逻辑模块及其应用 3.1加法器 3.2 数据比较器 3.3 编码器与译码器 3.4 数据选择器和数据分配器 3.5 奇偶检测电路 3.6 用中规模集成电路实现组合电路的设计 退出

5. 3.1 加法器 3.1.1 半加器和全加器原理 3.1.2 加法器典型模块及其应用 退出

6. 3.1.1 半加器和全加器原理 1、半加器 能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。 本位的和 加数 向高位的进位

7. 2、全加器 能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。 Ai、Bi：加数， Ci-1：低位来的进位，Si：本位的和， Ci：向高位的进位。

8. 全加器的逻辑图和逻辑符号

9. 用与门和或门实现

10. 先求Si和Ci。为此，合并值为0的最小项。 用与或非门实现 再取反，得：

12. 3.1.2 加法器典型模块及其应用 实现多位二进制数相加的电路称为加法器。 1、串行进位加法器 构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。 特点：进位信号是由低位向高位逐级传递的，速度不高。

13. 2、并行进位加法器（超前进位加法器） 进位生成项 进位传递条件 进位表达式 和表达式 4位超前进位加法器递推公式

14. 超前进位发生器

15. 集成二进制4位超前进位加法器 加法器的级连

16. C0-1＝0时，B0=B，电路执行A+B运算；当C0-1＝1时，B1=B，电路执行A－B=A+B运算。C0-1＝0时，B0=B，电路执行A+B运算；当C0-1＝1时，B1=B，电路执行A－B=A+B运算。 1、8421 BCD码转换为余3码 2、二进制并行加法/减法器 BCD码+0011=余3码

17. 3、二-十进制加法器 修正条件

18. 本节小结 　能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。 　能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数的相加，求得和及进位的逻辑电路称为全加器。 　实现多位二进制数相加的电路称为加法器。按照进位方式的不同，加法器分为串行进位加法器和超前进位加法器两种。串行进位加法器电路简单、但速度较慢，超前进位加法器速度较快、但电路复杂。 　加法器除用来实现两个二进制数相加外，还可用来设计代码转换电路、二进制减法器和十进制加法器等。

19. 3.2 数据比较器 3.2.1 数据比较器工作原理 3.2.2 数据比较器典型模块 3.2.3 数值比较器的应用 退出

20. 用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。 3.2.1 数据比较器工作原理 1位数据比较器 设A＞B时L1＝1；A＜B时L2＝1；A＝B时L3＝1。得1位数值比较器的真值表。

21. 逻辑表达式 逻辑图

22. 二 4位数值比较器

23. 真值表中的输入变量包括A3与B3、A2与B2、A1与B1、A0与B0和A＇与B＇的比较结果，A＇>B＇、A＇<B＇和A＇=B＇。A＇与B＇是另外两个低位数，设置低位数比较结果输入端，是为了能与其它数值比较器连接，以便组成更多位数的数值比较器；3个输出信号　L1(A＞B)、L2(A＜B)、和L3(A＝B)分别表示本级的比较结果。真值表中的输入变量包括A3与B3、A2与B2、A1与B1、A0与B0和A＇与B＇的比较结果，A＇>B＇、A＇<B＇和A＇=B＇。A＇与B＇是另外两个低位数，设置低位数比较结果输入端，是为了能与其它数值比较器连接，以便组成更多位数的数值比较器；3个输出信号　L1(A＞B)、L2(A＜B)、和L3(A＝B)分别表示本级的比较结果。

24. 逻辑图

25. 3.2.2 数据比较器典型模块 集成数值比较器

26. 3.2.3 数据比较器的应用 串联扩展 TTL电路：最低4位的级联输入端A＇>B＇、A＇<B＇和A＇=B＇ 必须预先分别预置为0、0、1。 CMOS电路：各级的级联输入端A＇>B＇必须预先预置为0，最低4位的级联输入端A＇<B＇和A＇=B＇ 必须预先预置为0、1。

27. 并联扩展

28. 本节小结 　在各种数字系统尤其是在计算机中，经常需要对两个二进制数进行大小判别，然后根据判别结果转向执行某种操作。用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。在数字电路中，数值比较器的输入是要进行比较的两个二进制数，输出是比较的结果。 　利用集成数值比较器的级联输入端，很容易构成更多位数的数值比较器。数值比较器的扩展方式有串联和并联两种。扩展时需注意TTL电路与CMOS电路在连接方式上的区别。　

29. 3.3 编码器与译码器 3.3.1编码器原理 3.3.2 变量编码器原理 3.3.3 码制变换译码器原理 3.3.4 显示译码器原理 3.3.5 编码器与译码器典型模块 3.3.6 编码器与译码器的应用 退出

30. 实现编码操作的电路称为编码器。 3.3.1 编码器原理 1、3位二进制编码器 输入8个互斥的信号输出3位二进制代码 真值表

31. 逻辑表达式 逻辑图

32. 2、3位二进制优先编码器 在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。 设I7的优先级别最高，I6次之，依此类推，I0最低。 真值表

33. 逻辑表达式

34. 逻辑图 8线-3线优先编码器 如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了。

35. ST为使能输入端，低电平有效。YS为使能输出端，通常接至低位芯片的端。YS和ST配合可以实现多级编码器之间的优先级别的控制。YEX为扩展输出端，是控制标志。 YEX＝0表示是编码输出； YEX＝1表示不是编码输出。 2、集成3位二进制优先编码器 集成3位二进制优先编码器74LS148

36. 集成3位二进制优先编码器74LS148的真值表 输入：逻辑0(低电平）有效 输出：逻辑0(低电平）有效

37. 集成3位二进制优先编码器74LS148的级联 16线-4线优先编码器

38. 二 二-十进制编码器 1、8421 BCD码编码器 输入10个互斥的数码输出4位二进制代码 真值表

39. 逻辑图 逻辑表达式

40. 2、8421 BCD码优先编码器 真值表

41. 逻辑表达式

42. 逻辑图

43. 3、集成10线-4线优先编码器

44. 本节小结 用二进制代码表示特定对象的过程称为编码；实现编码操作的电路称为编码器。 　编码器分二进制编码器和十进制编码器，各种译码器的工作原理类似，设计方法也相同。集成二进制编码器和集成十进制编码器均采用优先编码方案。

45. 把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。 3.3.2 变量译码器原理 设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。 二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。

46. 1、3位二进制译码器 真值表 输入：3位二进制代码输出：8个互斥的信号

47. 逻辑表达式 逻辑图 电路特点：与门组成的阵列

48. A2、A1、A0为二进制译码输入端， 为译码输出端（低电平有效），G1、 　、　为选通控制端。当G1＝1、　　　　 时，译码器处于工作状态；当G1＝0、　　　　　时，译码器处于禁止状态。 2、集成二进制译码器74LS138

49. 真值表 输入：自然二进制码 输出：低电平有效

50. 3、74LS138的级联