传输线与反射

传输线与反射

1.0 引言 如果信号沿互连线传播时所受到的瞬态阻抗发生变化，则一部分信号将被反射，另一部分发生失真并继续传播，这正是单一网络中多数信号完整性问题产生的主要原因。反射和失真使信号质量下降，看起来就像是振铃。引起信号电平下降的下冲可能会超过噪声容限，造成误触发。下图表示短传输线末端由瞬态阻抗突变造成的反射噪声。

1.0 引言 只要信号遇到瞬态阻抗突变，反射就会发生。反射可能发生在线末端，或者是互连线拓扑结构发生改变的地方，如拐角、过孔、T型结构、接插件等处。因此设计互连线的目的就是尽可能保持信号受到的阻抗恒定。首先要保持互连线的特性阻抗恒定。因此，制造阻抗可控电路板变得越来越重要。减小桩线（stub）长度、使用菊花链代替分支结构、使用真正的点对点拓扑结构等设计技巧，都是为了保持瞬态阻抗恒定。其次改进拓扑结构设计并增加分立电阻元件应对阻抗的突变，从而保证信号受到的瞬态阻抗恒定。

5.1 阻抗变化处的反射 只要瞬态阻抗发生了改变，部分信号将沿着与原传播方向相反的方向反射，而另一部分将继续传播，但幅度有所改变。将瞬态阻抗发生改变的地方称为阻抗突变，或简称突变。反射信号的量值由瞬态阻抗的变化量决定，如图所示。如果第一个区域瞬态阻抗是Z1，第二个区域是Z2，则反射信号与入射信号幅值之比为（后面证明）： Vreflected表示反射电压； Vincident表示入射电压； Z1表示信号最初所在区域1的瞬态阻抗； Z2表示信号进入区域2时的瞬态阻抗； 表示反射系数；

1.1 阻抗变化处的反射 两个区域的阻抗差异越大，反射信号量就越大。例如，1V信号沿特性阻抗为50W的传输线传播，开始所受到的瞬态阻抗为50W，当它进入特性阻抗为75W的区域时，反射系数为： (75-50)/(75+50)=0.2，反射电压为1V×0.2=0.2V。信号沿传输线传播时遇到阻抗突变，在突变处将产生另一个波。该波将叠加在第1个波上，向源端传播，其幅度等于入射电压的幅度乘以反射系数。反射系数描述了反射回源端的那部分电压。传输系数描述了通过交界面进入第二区域的部分入射电压。

1.2 反射形成机理 为了减少和消除反射，在高速电路板设计中的要注意四点： • 使用可控阻抗互连线； • 传输线两端至少有一端需要匹配； • 采用使多分支产生的影响最小化的布线拓扑结构； • 使几何结构的不连续（突变）最小化。

1.2 反射形成机理 那么为什么会产生反射呢？为了满足两个重要的边界条件！在突变交界面处，无论是从区域1还是从区域2看过去，交界面两侧的电压和电流都必须是相同的。边界处不可能出现电压不连续，否则此处会有一个无限大电场；也不可能出现电流不连续，否则会有一个无限大的磁场。

5.2 反射形成机理 • 为了维持分界面两侧的电压和电流相等，就需要满足关系式V1=V2，I1=I2。而I1=V1/Z1，I2=V2/Z2，同时成立，显然，当两个区域的阻抗不同时，这些关系式绝不可能同时成立。 • 为了使整个系统协调稳定，区域1中产生了一个反射回源端的电压。它的唯一目的就是吸收入射信号和传输信号之间不匹配的电压和电流，如图所示。入射信号穿越分界面时，产生了反射电压和电流，从而使分界面两侧的电压和电流回路相匹配。

1.2 反射形成机理 • 入射信号Vinc向着分界面传播，而传输信号Vtrans向远离分界面的方向传播。分界面两侧电压相同的条件： • 在区域1，分界处总电流由入射电流和反射电流决定，它们传播方向相反。区域1分界面处净电流为Iinc-Irefl。在区域2中，电流等于Itrans。分别从分界面两侧看进去，电流相同的条件是：

1.2 反射形成机理 每个区域中的阻抗值为该区域中电压与电流的比值：代入电流表达式中得：即：这就是反射系数的定义！

1.3 电阻性负载的反射 传输线的终端匹配有三种最重要的特殊情况。假设传输线的特性阻抗是50W。首先，如果传输线的终端为开路，即末端的瞬态阻抗是无穷大。这时反射系数为1： (无穷-50)/(无穷+50)=1。即在开路端将产生与入射波大小相同、方向相反、返回源端的反射波。在传输线的末端（开路端的总电压），将是两个波的叠加。一个是幅度为1V的信号向开路端传播，同时另一个也是1V信号，但它向相反的方向传播。因此开路端的电压为2V。见下图。

1.3 电阻性负载的反射 如果区域2是开路，则反射系数为1。此时开路处有两个方向相反的波相叠加。

1.3 电阻性负载的反射 第二种特殊情况是传输线的末端与返回路径相短路，即末端阻抗为0。反射系数为-1： (0-50)/(0+50)=-1。1V入射信号到达远端时，产生-1V反射信号向源端传播。短路突变处测得的电压为入射电压与反射电压之和，即0V。

1.3 电阻性负载的反射 最后一种特殊情况是传输线末端所接阻抗与传输线的特性阻抗相匹配。如果传输线的末端连接50W电阻，则反射系数为0，此时不会存在反射电压，50W电阻两端的电压就仅是入射信号。

1.3 电阻性负载的反射 当末端为一般电阻性负载时，信号所受到的瞬态阻抗在0到无穷大之间，这样，反射系数在-1到+1之间。下图给出了50W传输线的终端电阻与反射系数之间的关系。信号从50W的区域1到区域2各种阻抗时的反射系数。

1.3 电阻性负载的反射 当区域2的阻抗小于区域1的阻抗时，反射系数为负，反射电压也是负电压。该负电压行波将返回源端。这时电阻（负载）两端的电压总是小于入射电压。 1V入射信号，终端电压值。为入射波与反射波之和。

1.3 电阻性负载的反射 那么采用源端匹配还是终端匹配？ • 常说采用源端匹配较好，为什么？假设源端不匹配（如传输线特性阻抗为50W ，源内阻为10W），而终端匹配（终端负载为50W）。此时，因为传输线上电压分压的关系，终端实际电压反而不到1V（50/60×1V=0.83V）。另外，终端常常给定的，或者是要求高阻负载，不易匹配。 • 相反，对于1V的信号源，当源端单端匹配（50W），而终端开路时，传输线分压所得的0.5V，在终端叠加成1V。当反射波返回源端时即被吸收，不再形成振铃。因此，终端波形为1V的阶跃函数。

1.4 求解驱动源内阻抗 当反射波最终到达源端时，将源端的输出阻抗作为瞬态阻抗。假设器件等效电路模型为理想电压源与内阻串联，如图所示。当它驱动一个高阻抗时，可以得到源输出电压。如果在输出端串联一个Rt=10W的小电阻，测量该电阻电压Vt，可以计算出驱动器内阻Rs。 Rs表示驱动器内阻； Rt表示输出端连接的终端电阻； Vo表示驱动器的开路输出电压； Vt表示终端电阻两端的电压。接有终端电阻的输出驱动器简单模型。

1.4 求解驱动源内阻抗 下图给出了用CMOS驱动器模型仿真的输出电压。其中，开路电压为3.3V连接的10W电阻两端电压为1.9V。由上式可以计算出内阻： 10W×(3.3/1.9-1)=7.3W。驱动器分别连接电阻10kW和10W时的输出电压。由这两个电压计算驱动器内阻。

1.5 反弹图 进入传输线的实际电压即入射电压，入射电压是由源电压、内阻和传输线阻抗组成分压器决定的。如果已知传输线的时延TD、信号所通过各区域的阻抗和驱动器的初始电压，就可以计算出每个交界面的反射，也可以预测出任意一点的实时电压。例如，源电压是1V，内阻是10W，则实际进入时延为1ns的50W传输线的电压是1V×50/(50+10)=0.84V，这个0.84V信号就是沿传输线传播的初始入射电压。

1.5 反弹图 假设传输线的末端是开路，1ns后在线末端测得开路两端的总电压为两个波之和，即0.84V+0.84V=1.68V。再过1ns，0.84V反射波到达源端，再次遇到阻抗突变（内阻为10W）。源端的反射系数是(10-50)/(10+50)=-0.67，这时将有0.84V×(-0.67)=-0.56V反射回线远端。接着，这个新产生的波又会从远端反射回源端，即-0.56V电压将被反射回来。这时线远端开路处将同时测得四个波：从一次行波中得到2×0.84V=1.68V，从二次反射中得到的2×(-0.56V)=-1.12V，故总电压为0.56V。

1.5 反弹图 -0.56V信号到达源端后仍然会再次反射，反射电压是 -0.56V×(-0.67)=0.37V。在远端总电压0.56V+0.37V×2=1.32V，如此下去，反射可以用反弹图或网格图来表示，如图所示。利用反弹图或网格图分析多次反射和远端接收器的时变电压。

1.5 反弹图 在上述情况下，内阻小于传输线的特性阻抗，源端出现的是负反射，这将引起通常所说的振铃现象。下图给出了上例中，当信号上升时间远小于传输线的时延时，传输线远端的电压波形。这是考虑了所有的多次反射和阻抗突变的情况下，用SPICE仿真器来预测远端的波形。利用网格图仿真传输线远端的电压。用SPICE仿真得到。

1.5 反弹图 图中有两个重要的特性：第一，远端的电压最终逼近源电压1V，因为该电路是开路的。所以，这是一个必然的结果，即源电压最终是加在开路上。第二，开路处的实际电压有时大于源电压。源电压仅1V，然而远端测得的最大电压是1.68V。

1.6 反射波形仿真 当终端是阻抗较复杂的器件时，电路仿真计算比较简单。内阻10W驱动器，特性阻抗50W传输线，SPICE仿真中可能出现的情况。上图是信号上升时间不同时远端电压；下图是串联的源端电阻不同时远端电压。

5.6 反射波形仿真 内阻、传输线特性阻抗、时延以及终端阻抗可以有很多种不同的组合方式，每一种都可以仿真。上图分别给出了信号上升时间从0.1ns上升到1.5ns和源端端接阻抗从0W至90W范围变化时，远端信号波形的变化。无论是使用SPICE电路仿真器还是行为级仿真器，都可以在考虑传输线所有特性的情况下对任意传输线电路的性能进行仿真。

1.7 使用TDR测量反射 TDR ( Time Domain Reflectometry )时域反射测量 TDR能够发射边沿快速上升的阶跃信号，上升边沿一般为35ps到150ps，然后测量反射的瞬态幅度，利用反射电压得到被测器件的阻抗。可以认为TDR是一个快速阶跃信号发生器和高速采样示波器。

1.7 使用TDR测量反射 下图为TDR内部工作情况的示意图。 TDR内部结构图：一个高速脉冲发生器产生快速上升的电压脉冲，该脉冲流经精确的50W电阻，该电阻串联一个很短的50W同轴电缆，最后接到前面板的SMA端上。待测器件(DUT Device Under Test)则插在该SMA上。然后用高速采样示波器测得内部总电压并显示。

1.7 使用TDR测量反射 信号源输出阶跃信号约400mV，经过50W校准电阻。紧靠该电阻是测试点，高速采样放大器测该点电压值。一根短同轴电缆，连接到前面板SMA插头上。DUT就插在该SMA插头上。信号从源端注入DUT，在采样点处探测反射信号。测试点处有两个电阻，第一个电阻是内部校准电阻，第二个是TDR内部的传输线。在测试点，测得的电压为: 400mV×50W/(50W+50W)=200mV，并在高速采样示波器中显示出来。信号继续沿内部同轴电缆到达DUT 。

1.7 使用TDR测量反射 如果DUT是一个50W的终端，则此处没有反射信号，所以采样点处仅有的电压为前向波，其电压恒定为200mV。如果DUT为开路，DUT处的反射电压为200mV。经过很短的时间后，该200mV反射信号返回到采样点，此时测量并显示的是200mV入射电压与200mV反射电压之和，即400mV。如果DUT为短路，DUT处的反射电压为-200mV。经过很短的时间后，该-200mV反射信号返回到采样点，此时测量并显示的是200mV入射电压与-200mV反射电压之和，即0V。

1.7 使用TDR测量反射 当DUT开路和短路时测得的TDR相应。

1.7 使用TDR测量反射 TDR可以测量出连接在仪器前端SMA插头上的各种互连所产生的反射电压，以及信号沿互连线传播的过程中，在所有突变处产生反射时，该电压随时间的变化情况。当需要了解自身没有电压源的无源互连线特性时，TDR是最合适的测量仪器。在测量有源电路的实际电压时，带高阻抗探针的高速示波器则是最合适的工具。

1.7 使用TDR测量反射 当传输信号继续沿DUT传播时，如果有其它的瞬态阻抗发生改变的区域，那么新的反射电压就会产生，此电压将返回内部测试点处并显示出来。入射信号沿着互连线传播，同时反射信号沿着互连线返回到测试点，所以从显示器上看到的时延正好是任意突变点的往返时延。例如，如果DUT是均匀的4in长、50W的传输线，因为它通常不是精确的50W。这样，最初在DUT的入口处会有一个很小的反射电压，而当入射信号到达远端开路处时，就会有一个较大的反射信号返回测试点。

1.7 使用TDR测量反射 如果传输线DUT不是50W ，那么在传输线DUT的两端就会发生多次反射。TDR显示的是所有返回内部测试点的信号的叠加。下图给出了末端开路时，TDR对50W传输线DUT和15W传输线DUT的响应情况。左图时基200ps/div，右图时基5ns/div

1.8 传输线的非故意突变 阻抗改变，必有反射。要预测阻抗突变，就要选择合适的设计方案。但是，即使电路板设计时采用可控阻抗互连线，信号在下列非故意情况时仍然会遇到阻抗的突变： • 线的末端； • 封装引线； • 输入门电容； • 信号层间的过孔； • 拐角； • 桩线（stub）； • 分支； • 测试焊盘； • 返回路径上的间隙； • 过孔区域中的颈状； • 线交叉。

1.8 传输线的非故意突变 常用三种等效电路模型描述非故意突变： • 短传输线（串联或并联）； • 理想电容； • 理想电感。下图给出了线两端或中间可能的等效电路模型。突变引起的信号失真程度受两个最重要参数的影响：信号的上升时间（内因）和阻抗突变的大小（外因）。电感和电容的瞬态阻抗与电流、电压的瞬时变化率有关，因此反射系数随信号上升时间不同而不同。反射电压值与信号上升时间有关。

1.8 传输线的非故意突变 用传输线电路来示例三种特殊阻抗突变的情况：短传输线的串联和并联、并联电容、串联电感。

1.8 传输线的非故意突变 设计一个绝对没有反射的互连线是不可能的！多大的噪声是可以接受的，多大的噪声是过量的呢？这很大程度上取决于噪声预算和每个噪声源会分配多大的噪声电压。只有把产生突变的物理结构转换成相应的电路模型并进行仿真，才能充分明白这些因素以及阻抗突变所产生的影响，而经验法则只能在问题产生时提供工程预见和大致策略。

1.8 传输线的非故意突变 除非特别指定，根据经验，反射噪声应被控制在电压摆幅的10%之内。对于3.3V信号，反射噪声应该被控制在330mV之内。某些噪声预算可能更加保守，反射噪声仅分配了5%。一般来说，噪声预算要求越严，解决方案就越昂贵。通常，只关心那些接近或超过信号摆幅10%的噪声。

1.9 传输线多长时需要端接匹配 信号在远端高阻抗开路端和近端低阻抗驱动间反弹。如果导线短，虽然发生反射，但它们被上升或下降沿掩盖了。下图为时延为上升时间20%、30%和40%时接收端波形。在远端开路时的100MHz时钟波形。时延超过上升时间20%时，振铃可能引起问题。

1.9 传输线多长时需要端接匹配 对于0.5ns的上升沿，当互连线时延大于0.1ns（即20%）时，所有的反射都将发生，它们每0.2ns（即往返时间）完成一个来回振荡。如果时延远小于上升时间，那么多次反射将被掩盖在上升沿中，不会引起问题。但如果时延超过上升时间的20%，振铃就开始有明显的效果。当传输线时延大于信号上升时间20%时，就要开始考虑由于导线没有终端端接而产生的振铃噪声。如果传输线时延小于信号上升时间20%时，振铃噪声可以忽略，传输线不需要终端端接（即线较短时）。

1.9 传输线多长时需要端接匹配 如果上升时间是1ns，没有终端端接的传输线最大时延是1ns×20%=0.2ns ，在FR4中，信号传播速度大约为6in/ns，所以没有终端端接的传输线的最大长度约为6in/ns×0.2ns=1.2in。所以为了避免反射，没有终端端接时的传输线的最大长度大约为： Lenmax表示没有终端端接的传输线最大长度，单位为in； RT表示信号上升时间，单位为ns。

1.9 传输线多长时需要端接匹配 在FR4中没有终端端接的传输线最大长度的英寸值等于信号上升时间的纳秒值。 • 若时钟频率是10MHz，时钟周期是100ns，如果上升时间约为10ns，那么没有终端端接时传输线最大长度为10in。 • 当信号上升时间变为0.25ns，为了避免振铃噪声造成大的影响，没有终端端接时传输线的最大长度大约为0.25in(6.35mm)！ • 几乎所有互连线的长度都大于这个值。所以对于目前和未来的所有产品，端接策略是必须的。

1.10 点到点拓扑通用源端端接策略 振铃是由源端和远端的阻抗突变、两端之间不断往复多次反射引起的。所以，至少在一端消除反射，就可以减小振铃噪声。控制传输线一端或两端的阻抗，从而减小反射的方法称为传输线的端接。典型的方法是在重要位置上放置一个或多个电阻。一个驱动器驱动一个接收器的情况称为点对点的拓扑结构。下图示例了端接点对点拓扑结构的四种方法。最常用的方法是将电阻串联在驱动器端，这称为源端串联端接。端接电阻与驱动器内阻之和应等于传输线的特性阻抗。

1.10 点到点拓扑通用源端端接策略 点对点拓扑结构四种常用端接，第一种源端最常用。

1.10 点到点拓扑通用源端端接策略 如果驱动器内阻为10W，传输线特性阻抗是50W，那么端接电阻大约为40W。驱动器产生1V信号遇到50W电阻和50W传输线的分压器，这样，0.5V将到达传输线。 0.5V反射信号返回源端到达串联端接电阻时，往源端看进去的阻抗就是40W串联电阻加上10W内阻，即50W，不会产生反射，被完全吸收。这时在远端看到的是1V信号而没有反射。下图给出了当有和没有40W源端串联端接时，传输线远端的波形。

1.10 点到点拓扑通用源端端接策略 传输线分别有和没有源端串联端接电阻时，其远端的快速上升边的电压信号。

1.10 点到点拓扑通用源端端接策略 在源端，必须等待反射波的到来，等待的时间等于往返时间，所以串联电阻之后的源端电压将形成台阶形状。相对于信号上升时间，往返时延越长，台阶形状就持续的越长。下图给出了源端测得的电压。只要在源端附近没有别的接收器接收到该台阶形状，就不会引发问题。否则就要使用其它拓扑结构和终端端接方案。

1.10 点到点拓扑通用源端端接策略 • 下例中，都假设源阻抗已经与传输线的特性阻抗50W相匹配。末端是直接提升，在源端反而是台阶提升！传输线具有源端40W串联电阻，随着线长度的增加，在源端测得的100MHz时钟信号。信号上升时间为0.5ns。

1.11 短串接传输线的反射 电路板上线条常常要通过过孔区域（过孔就是传输中的瓶颈），或是要在元件密集区域布线。此时线宽必然变窄，特性阻抗变大。短传输线对信号影响的三个特性是（两外因：长度、宽度，一内因：信号的上升时间）： • 突变段引起的时延（TD，长度）； • 突变段的特性阻抗（Z0，宽度）； • 信号的上升时间（RT，上升边）。如果时延大于上升时间，从电气上讲突变段就较长，反射系数将很大，反射系数的作用就很明显。

传输线与反射

传输线与反射

Presentation Transcript