1 / 22

Control de Enlace De Datos

Universidad Experimental Politécnica Antonio José de Sucre Vice-rectorado Puerto Ordaz. Control de Enlace De Datos. Ponentes: Andrés Espinoza C.I:19039844 Eduardo Pastrano C.I:18666338. INDICE. Comprobacion de Redundancia Ciclica.

guglielmo-blaney
Télécharger la présentation

Control de Enlace De Datos

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Universidad Experimental Politécnica Antonio José de Sucre Vice-rectorado Puerto Ordaz Control de Enlace De Datos Ponentes: Andrés Espinoza C.I:19039844 Eduardo Pastrano C.I:18666338

  2. INDICE

  3. Comprobacion de Redundancia Ciclica La comprobación de redundancia cíclica (CRC) es un tipo de función que recibe un flujo de datos de cualquier longitud como entrada y devuelve un valor de longitud fija como salida. Es util para identificar errores ocasionados por el ruido

  4. Mensaje de k bits FCS de n bits Trama Resultante Comprobacion de Redundancia Ciclica Dado un bloque o mensaje de k-bits, el transmisor genera una secuencia de n-bits, denominada secuencia de comprobación de la trama (FCS, frame check sequence), de tal manera que la trama resultante, con n + k bits, sea divisible por algún número predeterminado.

  5. Resto = 0 ¡No hay Error ! Comprobacion de Redundancia Ciclica Al Recibirlo, el receptor entonces dividirá la trama recibida por ese número y, si no hay resto en la división, se supone que no ha habido errores.

  6. Comprobacion de Redundancia Ciclica Características: son particularmente efectivas para detectar errores ocasionados por ruido en los canales de transmisión Pueden ser usadas como suma de verificación para detectar la alteración de datos durante su transmisión o almacenamiento

  7. Comprobacion de Redundancia Ciclica

  8. Control de Errores

  9. Control de Errores El control de errores hace referencia a los mecanismos necesarios para la detección y la corrección de errores que aparecen en la transmisión de tramas.

  10. Control de Errores • Detección de errores • Confirmaciones positivas • Retransmisión después de la expiración • de un intervalo de tiempo • Confirmación negativa y retransmisión

  11. Control de Errores Ejemplo: (Parada y espera)

  12. Control de Errores Ejemplo: (Envío y rechazo simple)

  13. Control de Errores Tipos de Errores potenciales:

  14. Otros Mètodos de detecciòn de Errores

  15. Detecciòn de Errores Chequeo de paridad vertical ò VRC Chequeo de paridad longitudinal ò LRC Chequeo de paridad Bidimensional (VRC/VLC)

  16. Detecciòn de Errores Consiste en agregar un octavo BIT al código de cada carácter que Se desea transmitir y calcular dicho BIT en función de la paridad Deseada, ya sea par o impar. VRC

  17. Detecciòn de Errores LRC A cada carácter se le determina su BIT de paridad, para posteriormente construir una tabla global de paridad de 8 columnas y “m” filas.

  18. Detecciòn de Errores El bloque de chequeo de carácter BCC (Block Check Character), se determina BIT a BIT entre todos los caracteres, fila a fila hasta completar la tabla. Datos

  19. Detecciòn de Errores Chequeo de paridad Bidimensional Este esquema se obtiene de la combinación de los métodos VRC y LRC.

  20. Detecciòn de Errores Ejemplo:

  21. Detecciòn de Errores Ejemplo: si se recibiera con un error

  22. Gracias por su atención

More Related