160 likes | 397 Vues
PROCESADORES. Clase Teórica N°3 Procesador de Pardo y Boluda. Agenda. Introducción y Conceptos previos Arquitectura Harvard y Von Newmann Diagrama de tiempos del bus de un procesador Estudio del DataPath del procesador de Boluda Vista sin señales de control. Contador de programa
E N D
PROCESADORES Clase Teórica N°3 Procesador de Pardo y Boluda
Agenda • Introducción y Conceptos previos • Arquitectura Harvard y Von Newmann • Diagrama de tiempos del bus de un procesador • Estudio del DataPath del procesador de Boluda • Vista sin señales de control. • Contador de programa • Registro de Instrucción • Acumulador • Vista con señales de control. • Estructura de la memoria • Set de instrucciones (ISA) • Códigos de operación. • Actividad para estudiar como es el flujo de datos en algunas instrucciones. • Estudio del Código en VHDL del procesador • Registros • Triestado • Máquina de estados • Sección Combinacional • Sobre el laboratorio • Descripción VHDL de una memoria RAM
Arquitectura general de un sistema de cómputo Bus de direcciones Bus de datos Bus de control • RW • CS • CE • OE MEMORIA Programas – Datos - Pilas PERIFÉRICOS Sensores – Actuadores – Comunicaciones
MEMORIA Datos + Programa MEMORIA Datos MEMORIA Datos Arquitectura Von Newmann y Harvard Von Newmann Harvard
Estructura de la memoria 00 Programa Código de Instrucción 0 00 Dato 0 01 Código de Instrucción 1 02 Dato 1 03 Código de Instrucción 2 04 Dato 2 05 Código de Instrucción 3 06 Datos Dato 3 07 FF
Estructura de la memoria Memoria r_w Direcciones Datos Procesador
Mnemónico ld a,(xx) ld (xx),a and a,(xx) add a,(xx) sub a(xx) jz xx jmp xx nop Código de operación 000 001 010 011 100 101 110 111 Set de instrucciones
reset Inicial Búsqueda jz jmp Ejecución ld a xx sub a and a ld xx a add a Máquina de estados
reset Inicial Búsqueda jz jmp Ejecución ld a xx sub a and a ld xx a add a Ejecución de una instrucciónjmp 0x02 0x20 0x06 0x00 0x00 lda 0x80 0x01 0x80 0x02 0x04 suba 0x81 0x03 0x81 0x04 0x05 jz 0x08 0x05 0x08 0x?? 0x06 0x06 jmp 0x02 0x07 0x02
reset Inicial Búsqueda jz jmp Ejecución ld a xx sub a and a ld xx a add a Ejecución de una instrucciónjmp 0x02 0x20 0x07 0x00 0x00 lda 0x80 0x01 0x80 0x02 0x04 suba 0x81 0x03 0x81 0x04 0x05 jz 0x08 0x05 0x08 0x06 0x06 0x06 jmp 0x02 0x07 0x02
reset Inicial Búsqueda jz jmp Ejecución ld a xx sub a and a ld xx a add a Ejecución de una instrucciónjmp 0x02 0x20 0x02 0x00 0x00 lda 0x80 0x01 0x80 0x02 0x04 suba 0x81 0x03 0x81 0x04 0x05 jz 0x08 0x05 0x08 0x10 0x06 0x06 jmp 0x02 0x07 0x02
Componentes Registros Triestado Combinacional Máquina de estados Código VHDL del procesador
LaboratorioDiagrama de bloques Bus de Direcciones Bus de Datos MEMORIA Datos + Programa PERIFERICO Puerto de Salida LEDS
lda posición 128 suba posición 129 jz posición 8 jmp posición 2 lda posición 131 suba posición 129 ldxxa posición 131 jz posición 18 jmp posición 0 lda posición 132 suba posición 129 ldxxa posición 132 jz posición 28 jmp posición 0 lda posición 133 ldxxa posición 132 lda posición 130 adda posición 129 ldxxa posición 130 nop,nop jmp posición 0 Bus de Direcciones Bus de Datos MEMORIA Datos + Programa PERIFERICO Puerto de Salida LEDS LaboratorioCódigo en assembler 0 ?? lda 0x80 1 ?? 2 ?? suba 0x81 3 ?? 4 ?? jz 0x08 5 ?? 6 ?? jmp 0x02 7 ?? 128 255 Constantes 129 1 130 0 GPO 131 255 Variables 132 255 133 6 255 0