1 / 28

W. Oberschelp G. Vossen

W. Oberschelp G. Vossen. Kapitel 6. Programmierbare Logik und VLSI. Aufbau von PLAs Programmierung von PLAs Anwendung 1: ROMs Anwendung 2: Mikroprogrammierung Komplexes Logik-Design Faltung von PLAs FPGAs VLSI-Schaltungen. Aufbau eines PLAs. Gitterpunkt. Bausteintypen.

ingo
Télécharger la présentation

W. Oberschelp G. Vossen

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. W. Oberschelp G. Vossen Kapitel 6

  2. Programmierbare Logik und VLSI Aufbau von PLAs Programmierung von PLAs Anwendung 1: ROMs Anwendung 2: Mikroprogrammierung Komplexes Logik-Design Faltung von PLAs FPGAs VLSI-Schaltungen

  3. Aufbau eines PLAs

  4. Gitterpunkt

  5. Bausteintypen

  6. Realisierung der Bausteintypen

  7. Beispiel

  8. PLA-Schema zum Beispiel

  9. Realisierung

  10. Allgemeiner PLA-Aufbau

  11. Zur Programmierung von PLAs

  12. Punkt-orientierte PLA-Darstellung

  13. Beispiel eines PAL

  14. Beispiel eines ROM

  15. Auswahl einer Adresse

  16. PLA als ROM

  17. Realisierung eines Schaltwerks durch ein PLA

  18. Prinzip eines sequentiellen Rechners

  19. Beispiel: dreistelliger Ringzähler im Gray-Code

  20. Prinzip eines Addierers bei Verwendung eines PLAs

  21. Faltung von PLAs

  22. Überdeckungsmatrix

  23. Matrix nach Zeilenüberlagerung

  24. Faltung der Und-Ebene

  25. Prinzipielle FPGA-Struktur . . . . . . . . . . . . ... Basiszellen . . . I/O-Blöcke

  26. Prinzip der FPGA-Verbundungsstruktur . . . . . .

  27. Unterscheidung von Ports, Pads und Pins

  28. Ende Kapitel 6

More Related