Download
slide1 n.
Skip this Video
Loading SlideShow in 5 Seconds..
第六 章 时序逻辑电路 PowerPoint Presentation
Download Presentation
第六 章 时序逻辑电路

第六 章 时序逻辑电路

155 Vues Download Presentation
Télécharger la présentation

第六 章 时序逻辑电路

- - - - - - - - - - - - - - - - - - - - - - - - - - - E N D - - - - - - - - - - - - - - - - - - - - - - - - - - -
Presentation Transcript

  1. 第六 章 时序逻辑电路

  2. 6.2 触发器 触发器具有以下基本特点: 1.有两个稳定状态--- 0状态和 1状态,能存储一位二进制信息(数或代码) 2.能根据输入信号置成 0状态和 1状态 3.输入信号消失以后,能将置成的状态保存下来。 触发器是具有记忆功能的基本单元电路。

  3. 6.2.1 基本RS触发器 Q和Q是一对互补的输出信号(见教材p162倒数第4行) 工作原理 1.两个稳定状态 没有输入信号即S=R=1时,电路有两个稳定状态 —— 0状态和 1状态, Q=0、Q=1称为 0状态,Q=1、Q=0称为 1状态,都可以自动保持。

  4. 0 信号作用之前触发器的状态称为现在状态(简称现态),用Qn表示 信号作用之后触发器的状态称为下一状态(简称次态),用Qn+1表示 1 2.接收信号过程 ① S=0、R=1时,不论电路原来处在 0状态或 1状态,都有Q=1,随之Q=0。 结论:S=0、R=1时,电路实现了置 1功能. Qn+1=1

  5. 1 2.接收信号过程 0 ② S=1、R=0时,不论电路原来处在 0状态或 1状态,都有Q=1,随之Q=0。 结论:S=1、R=0时,电路实现了置 0功能 . Qn+1=0

  6. 约束方程 3.不允许R,S端同时加信号 若R,S端同时加信号,即S=R=0时,有Q=1、Q=1,在两个输入信号同时撤消(回到高电平)后,触发器的状态将不能确定是 1还是0。

  7. (见教材p164第1、2行) ① S=0(R=1)使触发器置 1,置 1的必要条件是S=0,故S端称为置位端。 ② R=0(S=1)使触发器置 0,置 0的必要条件是R=0,故R端称为复位端。

  8. 次态Qn+1和现态Qn、输入R、S之间的逻辑关系可以用状态转换真值表即功能表表示。次态Qn+1和现态Qn、输入R、S之间的逻辑关系可以用状态转换真值表即功能表表示。

  9. 基本RS触发器的动作特点 输入信号(R,S)在全部作用时间里都能直接控制和改变输出端的状态的变化,所以R,S端不能出现任何干扰信号。

  10. 在基本RS触发器的基础上,增加了两个控制门G3、G4,输入端增加了一个使能信号E。在基本RS触发器的基础上,增加了两个控制门G3、G4,输入端增加了一个使能信号E。

  11. 注意门控RS触发器输入高电位有效,而基本RS触发器输入低电位有效注意门控RS触发器输入高电位有效,而基本RS触发器输入低电位有效 ① E=0时,与非门G3、G4被封锁,触发器保持原来状态不变。 ② E=1时,与非门G3、G4打开,触发器输出Q根据输入R、S改变状态,须满足 RS=0

  12. 0 1 1 0 0 1 ① E=0时,与非门G3、G4被封锁,触发器保持原来状态不变。 ② E=1时,与非门G3、G4打开,触发器输出Q随输入D变化而变化,没有约束问题

  13. p167 门控触发器的动作特点 在E=1期间,输入信号(R,S或D)的改变都能引起输出状态的变化,E=0期间,触发器锁存在E由1到0瞬间 的状态,并保持不变。

  14. 1 0 时钟信号CP(Clock Pulse) 工作原理 1.CP=1时 CP=1时,CP=0。门G7、G8打开,主触发器输出Q’根据输入R、S改变状态。门G3、G4被封锁,从触发器输出Q保持原来状态不变。

  15. 0 1 2.CP由1跳变到0之后 CP=0时,CP=1。门G7、G8被封锁,主触发器处于保持状态。门G3、G4打开,从触发器输出Q根据主触发器输出Q’改变状态。

  16. 接收 时钟信号CP的下降沿 时钟信号CP的上升沿 翻转

  17. 0 1 0 1 1 1

  18. P170 “一次翻转”现象 ;一般要求CP=1期间,输入不变

  19. p170 主从型触发器的动作特点 分两步动作。第一步,在CP=1时,由输入信号决定主触发器的状态,从触发器保持不变;第二步,CP下降沿 到达时从触发器的状态由主触发器的状态决定,因此触发器输出Q的变化一定发生在CP下降沿。 对于主从JK触发器,若在CP=1期间,输入信号的状态发生多次变化,可能导致输出逻辑错误。

  20. 边沿触发型触发器(维持-阻塞型D触发器) 1 5 3 1 6 4 ① CP=0时,与非门G3和G4封锁,其输出Q3=Q4=1,触发器输出状态保持不变。同时, G5和G6两个门打开,准备接受输入数据D

  21. Q D 5 3 Q 6 4 D ② CP上升沿到来时,G3和G4打开,触发器翻转Q=D。

  22. Q Q D 0 5 5 3 3 6 6 4 Q 4 Q 1 D ③ CP上升沿以后输入被封锁。 如 Q3=0,一是使触发器置0;二是封住G5,保证Q5=1,从而维持Q3=0,即维持置0信号。同时, Q5=1又会使Q6继续为低电位,阻止出现Q4=0,即阻塞产生置1信号。

  23. Q Q D 1 5 5 3 3 6 6 4 Q 4 Q 0 D ③ CP上升沿以后输入被封锁。 如 Q3=1( Q4=0) ,一是使触发器置1;二是封住G3,阻止Q3变成低电位,即阻塞产生置0信号。同时, Q4=0又保证Q6=1,从而在CP=1期间维持Q4=0,即维持置1信号。

  24. 异步复位:无论CP=0或CP=1,只要RD=0,都能立即将触发器复位。RD=0信号撤消后,触发器保持0状态,直到下一个CP有效的边沿到来时为止异步复位:无论CP=0或CP=1,只要RD=0,都能立即将触发器复位。RD=0信号撤消后,触发器保持0状态,直到下一个CP有效的边沿到来时为止

  25. p173 边沿触发型触发器的动作特点 输出状态的变化发生在CP时钟信号的边沿( 或 ),而且仅仅取决于时钟信号CP的边沿到达时输入信号的状态。

  26. 6.2.6 触发器的逻辑功能分类 触发器的逻辑功能和结构形式的关系 触发器的逻辑功能和结构形式是两个不同的概念。所谓逻辑功能,是指触发器的次态同输入信号和现态之间的逻辑关系。根据逻辑功能的不同,我们把触发器分成RS、D、JK等类型。同样一种类型的触发器,可以用不同的电路结构形式来实现。

  27. 电路结 构形式 逻辑功能类型

  28. 6.2.6 触发器的逻辑功能分类 定义:在CP操作下,根据输入信号R、S的不同,凡是具有置0、置1和保持功能的电路,都叫做RS触发器。 RS触发器功能表 一、RS触发器

  29. (约束方程) RQn S

  30. 状态图:两个圆圈分别代表触发器的两个状态,箭头表示状态转换的方向,箭头线旁边标注的是输入信号取值(即转换条件)状态图:两个圆圈分别代表触发器的两个状态,箭头表示状态转换的方向,箭头线旁边标注的是输入信号取值(即转换条件)

  31. 定义:在CP操作下,根据输入信号J、K的不同,凡是具有置0、置1、翻转和保持功能的电路,称为JK触发器。定义:在CP操作下,根据输入信号J、K的不同,凡是具有置0、置1、翻转和保持功能的电路,称为JK触发器。 JK触发器功能表 二、JK触发器

  32. KQn J

  33. 三、D触发器 定义:在CP操作下,根据输入信号D的不同,凡是具有置0、置1功能的电路,称为D触发器。 D触发器功能表

  34. 特性方程

  35. 特性方程