1 / 88

主讲教师 : 雷鑑铭

主讲教师 : 雷鑑铭. 第 8 章　失效机制及版图设计技巧. 课程介绍. 教材： 《 模拟电路版图的艺术 》 Alan Hasting 编著 张为等译 电子工业出版社出版 2007 年 4 月 参考书： 1 ． 《 集成电路掩模设计 —— 基础版图技术 》 Christopher Saint 等著 周润德、金申美译 清华大学出版社出版 2006 年 1 月 2 ． 《VLSI 设计方法与项目实施 》 邹雪城 雷鑑铭等编著 科学出版社出版 2007 年 8 月.

kimama
Télécharger la présentation

主讲教师 : 雷鑑铭

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 主讲教师:雷鑑铭 第8章　失效机制及版图设计技巧

  2. 课程介绍 教材：《模拟电路版图的艺术 》 Alan Hasting编著 张为等译 电子工业出版社出版 2007年4月 参考书： 1．《集成电路掩模设计——基础版图技术》 Christopher Saint等著 周润德、金申美译 清华大学出版社出版 2006年1月 2．《VLSI设计方法与项目实施》 邹雪城 雷鑑铭等编著 科学出版社出版 2007年8月 华中科技大学远程教学

  3. 课程讲授内容： 第1章 集成电路版图概论 第2章 电阻及版图 第3章 电容及版图 第4章 电感及版图 第5章 双极晶体管版图 第6章 二极管版图 第7章 MOS晶体管版图 第8章 失效机制及版图设计技巧 第9章 版图设计流程及设计方法 华中科技大学远程教学

  4. 8.1.1　电过应力 电过应力（EOS）是指由对器件施加过大电压或电流而引起的失效。版图预防措施可以减小4种常见类型EOS失效发生的可能性： 静电泄放（ESD） 电迁徙 介质击穿 天线效应 8.1　失效机制 华中科技大学远程教学

  5. 静电泄放（ESD） 1．静电泄放是由静电引起的一种电过应力形式。通过特殊的测试可测出集成电路对ESD的敏感度。常见的3种测试结构称为人体模型、机器模型和充电器件模型。 2．静电泄放引起几种不同形式的电损坏，包括介质击穿、介质退化和雪崩诱发结漏电。在极端情况中，ESD放电甚至可以蒸发金属层或粉碎体硅。 华中科技大学远程教学

  6. 电迁徙 1．电迁徙是由极高电流密度引起的慢性损耗现象。移动载流子对静止金属原子的影响一起金属的逐渐移位。 2．单个晶体（或晶粒）通常相互领接，电迁徙引起金属原子逐渐移出晶粒间界，在相邻晶粒间形成空隙。空隙引起的金属移位会产生小的突出物，称为小丘，或在尖锐点突出，称为“树枝”。 3．防护措施：防止电迁徙的第一道防线是改善工艺。现在通常是在铝金属连线中掺入0.5%~4%的铜以增强抵抗电迁徙的能力。而纯铜抗电迁徙能力远高于纯铝或掺铜铝。 （设计规则定义了单位宽度的最大允许电流，还规定了允许流过接触和通孔的最大电流。） 华中科技大学远程教学

  7. 介质击穿 1．介质击穿是指受过量电压或其他形式的过应力影响的绝缘体退化或最终失效。现代CMOS和BiCMOS工艺使用超薄介质层。 2．介质击穿涉及一种称为隧穿的过程，即允许载流子字短距离穿越似乎难以逾越的势垒。它分为直接电子隧穿，陷阱助隧穿，Fowler-Nordheim隧穿。 3．防护措施：所有不同形式的介质击穿都是由于氧化层或其他薄绝缘层上承受的过强电场造成的，因此，避免过强电场的出现可以起防护作用，但很难精确决定多强的电场会达到过量。制造过程中的不同问题都会减小工艺的栅氧完整性（GOI），过压应力测试（OVST）可以在器件送达客户之前检测出GOI缺陷。 华中科技大学远程教学

  8. 天线效应 1．天线效应：也叫等离子致损伤，指暴露的导体可以收集能够损坏薄栅介质的电荷的失效机制。 2．天线效应会产生场致漏电流，引起强场介质立刻或延迟失效。 3．防护措施：任何天线比超过规定值的节点必须返工，采用的具体技术取决与涉及到哪一层。在多硅的例子中，通过插入金属跳线可以减少该比值。 4．如果电路中不包含与节点相连的晶体管，则可连接泄露器代替。 华中科技大学远程教学

  9. 8.1.2　沾污 　干法腐蚀 　可动离子沾污 华中科技大学远程教学

  10. 干法腐蚀 1．在潮湿环境中，暴露于离子污染物的铝金属系统会被腐蚀。只需要微量的水就可以进行这种所谓的干法腐蚀。 2．影响：水本身不会腐蚀铝，但许多溶于水的离子物质可形成腐蚀性溶液。 3．防护措施：在保护层上采取一些措施可以降低影响。 华中科技大学远程教学

  11. 可动离子玷污 1．碱金属即使在室温下仍然可以在二氧化硅中自由移动，其中，钠离子是最常见的一种。 2．影响：可动离子玷污会引起参数漂移，最明显的是MOS晶体管的阀值电压。下图中，图A显示了制造过程中被钠离子玷污的NMOS晶体管的栅氧化层。图B显示了在正的栅偏压下工作了一段时间的同样的栅介质。 华中科技大学远程教学

  12. 3．防护措施 更纯净的化学试剂和更先进的工艺技术 掺磷 划封，如下图所示： 华中科技大学远程教学

  13. 8.1.3　表面效应 热载流子注入 齐纳蠕变 雪崩诱发β衰减 负偏置温度不稳定性 寄生沟道和电荷分散 华中科技大学远程教学

  14. 热载流子注入 1．如果在硅表面附近有强电场，那么部分由强场产生的热载流子据具有足够的能量进入氧化层，这种机制称为热载流子注入。 2．影响：它可引起MOS晶体管的严重看靠性问题。 3．防护措施：重新设计受影响器件、选择器件的工作条件、改变器件的尺寸减小阀值电压漂移。 华中科技大学远程教学

  15. 齐纳蠕变 1．尽管热载流子注入与MOS晶体管相关，然而在齐纳二极管和双极型晶体管中也会发生同样的过程，其内在机制大体相同。工作过程中，雪崩电压缓慢升高的现象称为齐纳蠕变。 2．通过齐纳蠕变经典模型简图说明齐纳蠕变的影响： 3．防护措施：场板（field plate）是稳定表面齐纳管的一种方法，应用于发射结齐纳管的发射场板如图所示： 华中科技大学远程教学

  16. 雪崩诱发β衰减 1．双极型晶体管的发射结雪崩会显著地减少其β值。 2．影响：雪崩诱发β衰减在集电极电流较小时会引起β减　　 小，但在中等或大集电极电流的情况下对β值没有明显影响。 3．防护措施：增大掺杂、减小器件发射结反偏电压额定值、ESD箝位保护 华中科技大学远程教学

  17. 负偏置温度不稳定性 1．定义：当栅极相对源极和背栅负偏时，该机制引起阀值电压的逐渐漂移，高温会加剧该过程。 2．影响： 当PMOS晶体管的栅极相对硅来说为负偏时，将产生负偏置温度不稳定性。 当PMOS晶体管的栅极相对硅来说为正偏时，将产生正偏置温度不稳定性。 3．防护措施：实践中通过改进的操作技术减小栅氧化层在潮湿空气中的暴露时间，可以减少负偏置温度不稳定性，而正偏置温度不稳定性不会引起太多问题，通过简单的电路调整可以避免。 华中科技大学远程教学

  18. 寄生沟道和电荷分散 1．任何位于硅表面之上的导体都可能诱生寄生沟道。当有了合适的源区和漏区时，即使没有导体作为栅极，沟道也能形成。这种沟道形成的潜在机制称为电荷分散。 2．影响：引起模拟电路的参数漂移 3.防护措施： 通过在所有隔离区内设置基区抑制NMOS沟道的形成。 CMOS工艺使用沟道终止来提高厚场阈值。 设置场板可提供防止寄生沟道形成和电荷分散效应的全面保护。 华中科技大学远程教学

  19. 8.1.4　寄生效应 　 衬底去偏置 　少子注入 　衬底效应 华中科技大学远程教学

  20. 衬底去偏置 1．足量的去偏置可能引起一个或多个隔离结正偏，并向电路中注入少子。 2．防护措施：集成电路应尽可能少地向衬底注入电流、对衬底接触的精确要求。 3．工艺方案：标准双极工艺采用轻掺杂衬底和重掺杂隔离区； CMOS和BiCMOS工艺采用重掺杂衬底和轻掺杂外延层。 华中科技大学远程教学

  21. 少子注入 1．耗尽区建立的电场排斥多子，但是不能阻止少子流动。如果所有隔离结都正偏，就会向隔离区注入少子。 2．影响：少子注入会引起电路闩锁。 阻止CMOS闩锁的最明显方法是减少其中一支或两寄生晶体管的β值。 3．防护措施（衬底注入）：消除引起问题的正偏结、增大器件间距、增大掺杂浓度、提供替代的集电极来除去不希望的少数载流子。 4．防护措施（交叉注入）：收集空穴环、采用一种称为P型棒的少子保护环。 华中科技大学远程教学

  22. 衬底效应 1．定义：衬底和表面硅之间的电位差产生了可以使表面硅底部耗尽或增强的电场，这种效应称为衬底效应。 2．穿电压、引起意外的参数变化 3．防护措施：通过建立可靠的衬底连接来消除，利用线框穿过所谓的背部接触制作接触。 华中科技大学远程教学

  23. 8.1.5　小结 华中科技大学远程教学

  24. 华中科技大学远程教学

  25. 华中科技大学远程教学

  26. 8.2.1　引言 8.2　版图设计技巧 华中科技大学远程教学 • 加工过程中的非理想因素 • 制版光刻的分辨率问题 • 多层版的套准问题 • 表面不平整问题 • 流水中的扩散和刻蚀问题 • 梯度效应 • 解决办法 • 厂家提供的设计规则(topological design rule)，确保完成设计功能和一定的芯片成品率，除个别情况外，设计者必须遵循 • 设计者的设计准则(‘rule’ for performance)，用以提高电路的某些性能，如匹配，抗干扰，速度等

  27. 8.2.2 　设计规则 Extension 基本定义(Definition) Extension Width Space Space Overlap Enclosure 1．请记住这些名称的定义 2．后面所介绍的 layout rules 必须熟记， 在画layout 时须遵守这些规则。 华中科技大学远程教学

  28. 0.6um DPDM CMOS工艺设计规则 版图的层定义 N-well active P+ implant N+ implant poly1 poly2 metal1 contact via metal2 High Resistor 华中科技大学远程教学

  29. 设计规则Nwell P+ Active g N+ b P+ c f d e a N+ Active 华中科技大学远程教学

  30. 设计规则Nwell P+ Active g N+ b P+ c f d e a N+ Active 华中科技大学远程教学

  31. 设计规则active a a N+ P+ N+ c.4 c.3 b P+ c.2 b N+ c.1 华中科技大学远程教学

  32. 设计规则poly1 e e N+ P+ f f b g g b c d a b 可做MOS晶体管栅极、导线、poly-poly电容的下极板 华中科技大学远程教学

  33. 设计规则poly1 e e N+ P+ f f b g g b c d a b 可做MOS晶体管栅极、导线、poly-poly电容的下极板 华中科技大学远程教学

  34. 设计规则High Resistor a d/f c b e f h 在Poly2上定义高阻区 华中科技大学远程教学

  35. 设计规则High Resistor a d/f c b e f h 其上禁止布线 高阻层定义电阻长度 Poly2定义电阻宽度 华中科技大学远程教学

  36. 设计规则poly2 c d b e j a i 可做多晶连线、多晶电阻和poly-poly电容的上极板 华中科技大学远程教学

  37. 设计规则poly2 c d b e j a i 可做多晶连线、多晶电阻和poly-poly电容的上极板 华中科技大学远程教学

  38. 设计规则implant H b c d N+ E a f 华中科技大学远程教学

  39. 设计规则implant H b c d N+ E a f 华中科技大学远程教学

  40. 设计规则contact g c d f a a b a.1 e c.3 g 定义为金属1与扩散区、多晶1、多晶2的所有连接！ 华中科技大学远程教学

  41. 设计规则contact g c d f a a b a.1 e c.3 g 华中科技大学远程教学

  42. 设计规则metal1 a c.2 c.2 b c.1 华中科技大学远程教学

  43. 设计规则via a g h b h 定义为两层金属之间的连接孔 华中科技大学远程教学

  44. 设计规则metal2 a e c d b d Width>10um 可用于电源线、地线、总线、时钟线及各种低阻连接 华中科技大学远程教学

  45. 设计规则power supply line metal a current b slot current 由于应力释放原则，在大晶片上会存在与大宽度金属总线相关的可靠性问题。表现在裂痕会沿着晶片的边缘或转角处蔓延 • 缝隙用于宽度任何大于20m，长度大于300m的金属线。 • 缝隙与电流方向平行 华中科技大学远程教学

  46. 设计规则高阻多晶电阻 1.0/0.8 0.3 L W 1.0 1.0 1.0 0.6 0.4 1.0 Poly1 Resistor R=R□•(L-Ld)/(W-Wd) R□=996欧姆 Ld = 1.443u Wd = 0.162u 温度系数：-3.04E-03/度 电压系数：-4.36E-03/V 华中科技大学远程教学

  47. 设计规则Poly-Poly电容 0.4 W 1.8 L 2.0 1.5 1.0 1.2 0.8 0.3 1.2 温度系数：2.1E-05/度 电压系数：-7.7E-05/V C=0.7*W*L fF 0.6 0.7 1.5 0.7 0.75 华中科技大学远程教学

  48. 8.2.3　版图设计准则(‘Rule’ for performance) 华中科技大学远程教学 匹配 抗干扰 寄生的优化 可靠性

  49. 1. 　匹配设计 华中科技大学远程教学 • 失配的原因 • 随机失配：尺寸、掺杂、氧化层厚度等影响元件值的参量的微观波动(fluctuation) • 随机失配可通过选择合适的元件值和尺寸来减小 • 系统失配：工艺偏差，接触孔电阻，扩散区相互影响，机械压力，温度梯度等 • 系统失配可通过版图设计技术来降低

  50. 华中科技大学远程教学 • 随机统计波动 (Fluctuations) • 周围波动(peripheral fluctuations) • 发生在元件的边沿 • 失配随周长的增大而减小 • 区域波动(areal fluctuations) • 发生在元件所覆盖的区域 • 失配随面积的增大而减小

More Related