1 / 12

Understanding Instruction Handling in PIC CPU: Analyzing Fetch and Execute Cycle

This document delves into the intricacies of instruction handling within the PIC CPU architecture. It covers the processes of fetching instruction sequences from memory, managing the instruction register, and the role of the program counter. Additionally, it discusses interrupt handling, including non-maskable interrupts (NMI) and their corresponding vectors. Through a detailed examination of microprograms and the execution cycle, the content provides a comprehensive understanding of how the CPU executes instructions efficiently and responds to interrupts, ensuring reliable operation of embedded systems.

kolya
Télécharger la présentation

Understanding Instruction Handling in PIC CPU: Analyzing Fetch and Execute Cycle

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. HS Bitfolge aus HS holen Befehlsregister . . . Befehlszähler + 1 Befehlsregister interpretieren Adr. Mikroprogramm Befehl komplett ? nein xxx0h ja Bitfolge aus HS holen Reg. i Befehl abarbeiten (Mikroprogramm) Befehlszähler + 1 . . . ISR 1nterrupt ? ja Interrupt bearbeiten (retten; Adr. ISR) 30a7h nein . . . PIC CPU nmi 7 Vektor Vektor nmi-Vek 0080h int 0002h /0-Vek 006ch 0000h 6 . . . 006ch Reg‘s 30a7h BR . . . Bef-Zähler DZ Int.- Tabelle +1 xxx1h 0002h 1 Adr. Adr. 0000h Adr. 0 Adress-Bus Daten-Bus

  2. HS Bitfolge aus HS holen Befehlsregister . . . Befehlszähler + 1 Befehlsregister interpretieren Adr. Mikroprogramm Befehl komplett ? nein xxx0h ja Bitfolge aus HS holen Reg. i Befehl abarbeiten (Mikroprogramm) Befehlszähler + 1 . . . ISR 1nterrupt ? ja Interrupt bearbeiten (retten; Adr. ISR) 30a7h nein . . . PIC CPU nmi 7 Vektor Vektor nmi-Vek 0080h int 0002h /0-Vek 006ch 0000h 6 . . . 006ch Reg‘s 30a7h BR . . . Bef-Zähler DZ Int.- Tabelle +1 xxx1h 0002h 1 Adr. Adr. 0000h Adr. 0 Adress-Bus Daten-Bus

  3. HS Bitfolge aus HS holen Befehlsregister . . . Befehlszähler + 1 Befehlsregister interpretieren Adr. Mikroprogramm Befehl komplett ? nein xxx0h ja Bitfolge aus HS holen Reg. i Befehl abarbeiten (Mikroprogramm) Befehlszähler + 1 . . . ISR Interrupt ? ja Interrupt bearbeiten (retten; Adr. ISR) 30a7h nein . . . PIC CPU nmi 7 Vektor Vektor nmi-Vek 0080h int 0002h /0-Vek xxx1h 006ch 0000h 6 . . . 006ch Reg‘s 30a7h BR . . . Bef-Zähler DZ Int.- Tabelle +1 xxx1h 0002h 1 Adr. Adr. 0000h Adr. 0 Adress-Bus Daten-Bus

  4. HS Bitfolge aus HS holen Befehlsregister . . . Befehlszähler + 1 Befehlsregister interpretieren Adr. Mikroprogramm Befehl komplett ? nein xxx0h ja Bitfolge aus HS holen Reg. i Befehl abarbeiten (Mikroprogramm) Befehlszähler + 1 . . . ISR Interrupt ? ja Interrupt bearbeiten (retten;Adr. ISR) 30a7h nein . . . PIC CPU nmi 7 Vektor Vektor nmi-Vek 0080h int 0002h /0-Vek xxx1h 006ch 0000h 6 . . . 006ch Reg‘s 30a7h BR . . . Bef-Zähler DZ Int.- Tabelle +1 006ch 0002h 1 Adr. Adr. 0000h Adr. 0 Adress-Bus Daten-Bus

  5. HS Bitfolge aus HS holen Befehlsregister . . . Befehlszähler + 1 Befehlsregister interpretieren Adr. Mikroprogramm Befehl komplett ? nein xxx0h ja Bitfolge aus HS holen Reg. i Befehl abarbeiten (Mikroprogramm) Befehlszähler + 1 . . . ISR Interrupt ? ja Interrupt bearbeiten (retten; Adr. ISR) 30a7h nein . . . PIC CPU nmi 7 Vektor Vektor nmi-Vek 0080h int 0002h /0-Vek xxx1h 006ch 0000h 6 . . . 006ch Reg‘s 30a7h BR . . . Bef-Zähler DZ Int.- Tabelle +1 30a7h 0002h 1 Adr. Adr. 0000h Adr. 0 Adress-Bus Daten-Bus

  6. HS Bitfolge aus HS holen Befehlsregister . . . Befehlszähler + 1 Befehlsregister interpretieren Adr. Mikroprogramm Befehl komplett ? nein xxx0h ja Bitfolge aus HS holen Reg. i Befehl abarbeiten (Mikroprogramm) Befehlszähler + 1 . . . ISR Interrupt ? ja Interrupt bearbeiten (retten; Adr. ISR) 30a7h nein . . . PIC CPU nmi 7 Vektor Vektor nmi-Vek 0080h int 0002h /0-Vek xxx1h 006ch 0000h 6 . . . 006ch Reg‘s 30a7h BR . . . Bef-Zähler DZ Int.- Tabelle +1 30a7h 0002h 1 Adr. Adr. 0000h Adr. 0 Adress-Bus Daten-Bus

  7. HS Bitfolge aus HS holen Befehlsregister . . . Befehlszähler + 1 Befehlsregister interpretieren Adr. Mikroprogramm Befehl komplett ? nein xxx0h ja Bitfolge aus HS holen Reg. i Befehl abarbeiten (Mikroprogramm) Befehlszähler + 1 . . . ISR Interrupt ? ja Interrupt bearbeiten (retten; Adr. ISR) 30a7h nein . . . PIC CPU nmi 7 Vektor Vektor nmi-Vek 0080h int 0002h /0-Vek xxx1h 006ch 0000h 6 . . . 006ch Reg‘s 30a7h BR . . . Bef-Zähler DZ Int.- Tabelle +1 30a8h 0002h 1 Adr. Adr. 0000h Adr. 0 Adress-Bus Daten-Bus

  8. HS Bitfolge aus HS holen Befehlsregister . . . Befehlszähler + 1 Befehlsregister interpretieren Adr. Mikroprogramm Befehl komplett ? nein xxx0h ja Bitfolge aus HS holen Reg. i Befehl abarbeiten (Mikroprogramm) Befehlszähler + 1 . . . ISR Interrupt ? ja Interrupt bearbeiten (retten; Adr. ISR) 30a7h nein . . . PIC CPU nmi 7 Vektor Vektor nmi-Vek 0080h int 0002h /0-Vek xxx1h 006ch 0000h 6 . . . 006ch Reg‘s 30a7h BR . . . Bef-Zähler DZ Int.- Tabelle +1 30a8h 0002h 1 Adr. Adr. 0000h Adr. 0 Adress-Bus Daten-Bus

  9. HS Bitfolge aus HS holen Befehlsregister . . . Befehlszähler + 1 Befehlsregister interpretieren Adr. Mikroprogramm Befehl komplett ? nein xxx0h ja Bitfolge aus HS holen Reg. i Befehl abarbeiten (Mikroprogramm) Befehlszähler + 1 . . . 3xxxh ISR Interrupt ? ja Interrupt bearbeiten (retten; Adr. ISR) 30a7h nein . . . PIC CPU nmi 7 Vektor Vektor nmi-Vek 0080h int 0002h /0-Vek xxx1h 006ch 0000h 6 . . . 006ch Reg‘s 30a7h BR . . . Bef-Zähler DZ Int.- Tabelle +1 3xxxh 0002h 1 Adr. Adr. 0000h Adr. 0 Adress-Bus Daten-Bus

  10. HS Bitfolge aus HS holen Befehlsregister . . . Befehlszähler + 1 Befehlsregister interpretieren Adr. Mikroprogramm Befehl komplett ? nein xxx0h ja Bitfolge aus HS holen Reg. i 3endh reti Befehl abarbeiten (Mikroprogramm) Befehlszähler + 1 . . . 3xxxh ISR Interrupt ? ja Interrupt bearbeiten (retten; Adr. ISR) 30a7h nein . . . PIC CPU nmi 7 Vektor Vektor nmi-Vek 0080h int 0002h /0-Vek xxx1h 006ch 0000h 6 . . . 006ch Reg‘s 30a7h BR . . . Bef-Zähler DZ Int.- Tabelle +1 3end+1h 0002h 1 Adr. Adr. 0000h Adr. 0 Adress-Bus Daten-Bus

  11. HS Bitfolge aus HS holen Befehlsregister . . . Befehlszähler + 1 Befehlsregister interpretieren Adr. Mikroprogramm Befehl komplett ? nein xxx0h ja Bitfolge aus HS holen Reg. i 3endh reti Befehl abarbeiten (Mikroprogramm) Befehlszähler + 1 . . . 3xxxh ISR Interrupt ? ja Interrupt bearbeiten (retten; Adr. ISR) 30a7h nein . . . PIC CPU nmi 7 Vektor Vektor nmi-Vek 0080h int 0002h /0-Vek xxx1h 006ch 0000h 6 . . . 006ch Reg‘s 30a7h BR . . . Bef-Zähler DZ Int.- Tabelle +1 xxx1h 0002h 1 Adr. Adr. 0000h Adr. 0 Adress-Bus Daten-Bus

  12. HS Bitfolge aus HS holen Befehlsregister . . . Befehlszähler + 1 Befehlsregister interpretieren Adr. Mikroprogramm Befehl komplett ? nein xxx0h ja Bitfolge aus HS holen Reg. i 3endh reti Befehl abarbeiten (Mikroprogramm) Befehlszähler + 1 . . . 3xxxh ISR Interrupt ? ja Interrupt bearbeiten (retten; Adr. ISR) 30a7h nein . . . PIC CPU nmi 7 Vektor Vektor nmi-Vek 0080h int 0002h /0-Vek xxx1h 006ch 0000h 6 . . . 006ch Reg‘s 30a7h BR . . . Bef-Zähler DZ Int.- Tabelle +1 xxx1h 0002h 1 Adr. Adr. 0000h Adr. 0 Adress-Bus Daten-Bus

More Related