SlideServe
Menu
Préférences
© SlideServe · v2026

Functional and Timing Abstraction

kostya avatar
21 diapositives · 351 Views · Sep 12, 2014

Learn about functional abstraction techniques for recognizing gates from transistor networks, with an overview of delay evaluation methods and identifying memory points. Explore formal methods and pattern matching approaches. Delve into electrical simulation to characterize delay and analyze gate configurations.

Functional and Timing Abstraction - slide 1
01 / 21Functional and Timing Abstraction
1 / 17

Télécharger la présentation

Functional and Timing Abstraction
Une image / un lien ci-dessous est fourni (tel quel) pour télécharger la présentation

Politique de téléchargement : le contenu du site vous est fourni TEL QUEL pour votre information et votre usage personnel ; il ne peut être vendu, concédé sous licence ni partagé sur d’autres sites sans l’accord de son auteur.Le contenu vous est fourni TEL QUEL, pour votre information et votre usage personnel uniquement. Téléchargez la présentation en cliquant sur ce lien. Lors du téléchargement, si vous ne parvenez pas à télécharger une présentation, l’éditeur a peut-être supprimé le fichier de son serveur.Pendant le téléchargement, si vous ne parvenez pas à obtenir une présentation, le fichier a peut-être été supprimé par l’éditeur.

F I N

Plus de contenu associé

Transcription de la présentation
  1. Functional and Timing Abstraction Pirouz Bazargan Sabet Patricia Renault Dominique Le Dû

  2. Outline Functional Abstraction Functional Abstraction Delay Evaluation

  3. Introduction Layout • The input netlist contains : • Transistors • Capacitors • Resistors Extraction Netlist Tr, C, R Abstraction Abstracted functional and timing view

  4. Functional Abstraction Aim : Recongnize gates from transistor network Pattern Matching Formal Method

  5. Functional Abstraction Classic Method : Pattern Matching pattern circuit

  6. Functional Abstraction Formal Method Recognize the function of a transistor structure Electrical point of view - Current trace

  7. a b a Fup = b + a b Fup = Fdown Functional Abstraction follow the current paths Fdown = a . b

  8. Fup = a.d + b.c Fup¹Fdown Fdown = a.c + b.d Ftri-state = Fup+Fdown = c.d.a.b+c.d.a.b Functional Abstraction c d b a b a Fconflict = Fup . Fdown = 0 d c

  9. x Fup = a.d + b.c Fup¹Fdown Fdown = a.c + b.d Ftri-state = Fup+Fdown = c.d.a.b+c.d.a.b Functional Abstraction a Fconflict = Fup . Fdown = 0 b = 0

  10. Functional Abstraction Formal Method : problems How far I have to explore ? Apparition of loops

  11. Functional Abstraction How far I have to explore ? - Recursive expansion

  12. Functional Abstraction How far I have to explore ? - Color simulation Minimal Supergate The graph may be incomplete

  13. Break point in the exploration Functional Abstraction Formal Method : Loops A loop is the signature of a memory point

  14. x Fup = a.d + b.c Fup=Fdown Fdown = a.c + b.d Functional Abstraction a b

  15. f = xi . fi1 + xi . fi0 Functional Abstraction Formal Method : Identifying a memory point for a memory point =fi1.fi0 ¹ 0 =fi1.fi0 º 0

  16. Functional Abstraction Formal Method : Identifying a memory point Formal analysis cannot identify memory points that are based on electrical conflicts Assume a correct design

  17. Functional Abstraction Formal Method Sort the potential gates (# of trs, pass trs) Build a gate (list of branches) Dual ? If not dual : Color simulation Analyze each branch Analyze the conflict and tri-state cond If dual : Loop analysis

  18. Outline Functional Abstraction Delay Evaluation Delay Evaluation

  19. Delay Evaluation How to characterize the delay of a transition

  20. y xi Delay Evaluation Accurate delay using electrical simulation Electrical simulation (Spice) of each configuration

  21. x a b Delay Evaluation Problem : Delay is environment dependent Analyze a group of gates