SlideServe
Télécharger Obtenir Pro
Menu
Accueil Pro
Préférences
ApparenceLight Aide et commentaires
© SlideServe · v2026

Packet FIFO Q & A

lea avatar
lea
6 diapositives · 376 Views · Aug 24, 2014

Packet FIFO Q & A. Packet Features are enhanced packet management controls (Mark, Restore and Release functions) that facilitate packet retransmission or receive packet discard functionality. Packet FIFO designs utilize a single synchronous clock domain for the input and output sides.

#packet fifo q & a #packet fifo q & a ppt #powerpoint #presentation
Packet FIFO Q & A - slide 1
01 / 6Packet FIFO Q & A
1 / 17

Télécharger la présentation

Packet FIFO Q & A
Une image / un lien ci-dessous est fourni (tel quel) pour télécharger la présentation

Politique de téléchargement : le contenu du site vous est fourni TEL QUEL pour votre information et votre usage personnel ; il ne peut être vendu, concédé sous licence ni partagé sur d’autres sites sans l’accord de son auteur.Le contenu vous est fourni TEL QUEL, pour votre information et votre usage personnel uniquement. Téléchargez la présentation en cliquant sur ce lien. Lors du téléchargement, si vous ne parvenez pas à télécharger une présentation, l’éditeur a peut-être supprimé le fichier de son serveur.Pendant le téléchargement, si vous ne parvenez pas à obtenir une présentation, le fichier a peut-être été supprimé par l’éditeur.

F I N

Plus de contenu associé

Transcription de la présentation

  1. Packet FIFO Q & A • Packet Features are enhanced packet management controls (Mark, Restore and Release functions) that facilitate packet retransmission or receive packet discard functionality. • Packet FIFO designs utilize a single synchronous clock domain for the input and output sides.

  2. Four Configurations of PLB IPIF

  3. Device utilization summary: • --------------- • Selected Device : 2vp100ff1704-6 • Number of Slices: 2147 out of 44096 4% • Number of Slice Flip Flops: 2092 out of 88192 2% • Number of 4 input LUTs: 3844 out of 88192 3% • Number of bonded IOBs: 758 out of 1040 72% • Number of BRAMs: 4 out of 444 0% • Number of GCLKs: 1 out of 16 6% • Timing Summary: • --------------- • Speed Grade: -6 • Minimum period: 9.041ns (Maximum Frequency: 110.607MHz) • Minimum input arrival time before clock: 7.528ns • Maximum output required time after clock: 7.122ns • Maximum combinational path delay: 6.753ns Wishful Configuration

  4. Device utilization summary: • --------------- • Selected Device : 2vp100ff1704-6 • Number of Slices: 1797 out of 44096 3% • Number of Slice Flip Flops: 1806 out of 88192 1% • Number of 4 input LUTs: 3261 out of 88192 3% • Number of bonded IOBs: 752 out of 1040 72% • Number of BRAMs: 4 out of 444 0% • Number of GCLKs: 1 out of 16 6% • Timing Summary: • --------------- • Speed Grade: -6 • Minimum period: 8.645ns (Maximum Frequency: 115.680MHz) • Minimum input arrival time before clock: 7.519ns • Maximum output required time after clock: 7.257ns • Maximum combinational path delay: 6.489ns Reasonable Configuration

  5. Device utilization summary: • --------------- • Selected Device : 2vp100ff1704-6 • Number of Slices: 375 out of 44096 0% • Number of Slice Flip Flops: 592 out of 88192 0% • Number of 4 input LUTs: 543 out of 88192 0% • Number of bonded IOBs: 541 out of 1040 52% • Number of BRAMs: 4 out of 444 0% • Number of GCLKs: 1 out of 16 6% • Timing Summary: • --------------- • Speed Grade: -6 • Minimum period: 6.385ns (Maximum Frequency: 156.617MHz) • Minimum input arrival time before clock: 6.666ns • Maximum output required time after clock: 6.915ns • Maximum combinational path delay: 6.208ns Barebone 1 Configuration

  6. Device utilization summary: • --------------- • Selected Device : 2vp100ff1704-6 • Number of Slices: 338 out of 44096 0% • Number of Slice Flip Flops: 546 out of 88192 0% • Number of 4 input LUTs: 465 out of 88192 0% • Number of bonded IOBs: 537 out of 1040 51% • Number of BRAMs: 4 out of 444 0% • Number of GCLKs: 1 out of 16 6% • Timing Summary: • --------------- • Speed Grade: -6 • Minimum period: 6.359ns (Maximum Frequency: 157.270MHz) • Minimum input arrival time before clock: 6.467ns • Maximum output required time after clock: 6.915ns • Maximum combinational path delay: 6.184ns Barebone 2 Configuration