1 / 70

第四章 触发器

第四章 触发器. 4.1 概 述 4.2 触发器的电路结构与动作特点 4.3 触发器的逻辑功能及其描述方法 4.4 触发器逻辑功能的转换. 4.1 概 述. 组合逻辑电路在任一时刻的输出信号仅仅与当时的输入信号有关;而时序逻辑电路在任一时刻的输出信号不仅与当时的输入信号有关,而且与电路原来的状态有关。 从结构上看,组合逻辑电路仅由若干逻辑门组成,没有存储电路,因而无记忆能力;而时序逻辑电路除包含组合电路外,还含有存储电路,因而有记忆功能。 组合逻辑电路的基本单元是门电路;时序逻辑电路的基本单元是触发器。. 触发器的基本特点.

masato
Télécharger la présentation

第四章 触发器

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript


  1. 第四章 触发器 • 4.1 概 述 • 4.2 触发器的电路结构与动作特点 • 4.3 触发器的逻辑功能及其描述方法 • 4.4 触发器逻辑功能的转换

  2. 4.1 概 述 • 组合逻辑电路在任一时刻的输出信号仅仅与当时的输入信号有关;而时序逻辑电路在任一时刻的输出信号不仅与当时的输入信号有关,而且与电路原来的状态有关。 • 从结构上看,组合逻辑电路仅由若干逻辑门组成,没有存储电路,因而无记忆能力;而时序逻辑电路除包含组合电路外,还含有存储电路,因而有记忆功能。 • 组合逻辑电路的基本单元是门电路;时序逻辑电路的基本单元是触发器。

  3. 触发器的基本特点 • 具有两个能自行保持的稳定状态,用来表示逻辑状态的0和1,或二进制数的0和1。 • 根据不同的输入信号可以置成1或0状态。 • 在输入信号消失以后,能将获得的新状态保存下来。

  4. 按动作特点分: 基本RS触发器 同步RS触发器 主从触发器 边沿触发器 按功能分: RS触发器 JK触发器 D触发器 T触发器 触发器的分类

  5. Q Q & & G2 G1 R S 4.2触发器的电路结构和动作特点 4.2.1 基本RS触发器的电路结构与动作特点 1、电路结构 两与非门构成 “有0出1,全1为0” 低电平有效 逻辑电路

  6. Q Q & & G2 G1 R S 逻辑表达式 Qn 现态 Qn+1 次态

  7. Q=1, Q=0 ,“1”态 Q=0, Q=1 ,“0”态 翻转: “0”态→“1”态或“1”态→“0”态

  8. Q Q & & G2 G1 R S Qn=1 Qn=0 Qn+1=1 Qn+1=0 1 0 S=0,R=1,Qn+1=1, Qn+1=0, 置“1”

  9. Q Q & & G2 G1 R S Qn=0 Qn=1 Qn+1=1 Qn+1=0 1 0 S=0,R=1,Qn+1=1, Qn+1=0, 置“1”

  10. Q Q & & G2 G1 R S Qn=1 Qn=0 Qn+1=0 Qn+1=1 0 1 S=1,R=0,Qn+1=0, Qn+1=1, 置“0”

  11. Q Q & & G2 G1 R S Qn=0 Qn=1 Qn+1=0 Qn+1=1 0 1 S=1,R=0,Qn+1=0, Qn+1=1, 置“0”

  12. Q Q & & G2 G1 R S Qn=1 Qn=0 Qn+1=0 Qn+1=1 1 1 S=1,R=1,Qn+1= Qn, 保持

  13. Q Q & & G2 G1 R S Qn=0 Qn=1 Qn+1=1 Qn+1=0 1 1 S=1,R=1,Qn+1= Qn, 保 存

  14. Q Q & & G2 G1 R S Qn=1 Qn=0 Qn+1=1 Qn+1=1 0 0 S=0,R=0,Qn+1= Qn+1=1, 不 定

  15. Q Q & & G2 G1 R S Qn=0 Qn=1 Qn+1=1 Qn+1=1 0 0 S=0,R=0,Qn+1= Qn+1=1, 不 定

  16. 基本RS触发器的逻辑功能 S=0,R=1,Qn+1=1, Qn+1=0, 置“1” S=1,R=0,Qn+1=0, Qn+1=1, 置“0” S=1,R=1, Qn+1= Qn, 保持 S=0,R=0,Qn+1= Qn+1=1, 不定 S 置“1”端 R 置“0”端

  17. 功 能 表

  18. 卡 诺 图

  19. 基本RS触发器的特性方程 Qn+1=S+RQn R+S=1 (约束方程)

  20. 简 化 功 能 表

  21. Q R Q S 逻辑符号

  22. 动 作 特 点 基本RS触发器的输出端Q和 状态由输入信号R和S来决定,当输入信号R和S发生变化时,输出端Q和 的状态作相应的变化。

  23. R S Q Q 波形图

  24. 4.2.2 同步RS触发器的电路结构与动作特点 触发器的翻转不是由输入信号控制,而是由外加的时钟脉冲控制。 1、电路结构

  25. Q Q & G2 G1 S′ R′ G4 G3 CP & & & 逻辑电路 S R

  26. G4 G3 CP & & & Q Q & G2 G1 S′=1 R′=1 0 0 S R CP=0时, S′=1, R′= 1,Q的状态保持不变。

  27. Q Q & G2 G1 S′=S R′=R G4 G3 1 1 S R CP & & & CP=1时, S′=S, R′= R,Q的状态由R、S决定。

  28. CP=0时, S′=1, R′= 1,Q的状态保持不变。 • 高电平有效。 • CP=1时, S′=S , R′= R,Q的状态由R、S的状态决定。

  29. 基本RS触发器的翻转由输入信号控制; • 同步RS触发器的翻转由时钟脉冲控制,属于电平触发,即在CP=1期间都可以触发翻转; • CP=1期间,若R、S有多次变化,Q也会多次翻转,即会“空翻”。

  30. 逻辑功能

  31. RQn 01 10 11 00 S 0 0 1 0 0 ╳ 1 1 ╳ 1 卡 诺 图

  32. 特性方程 Qn+1=S+RQn R·S=0 (约束方程)

  33. R Q C Q S 逻辑符号

  34. 动 作 特 点 输入信号在CP=0期间保持不变,在CP=1的全部时间内RS的变化都将引起触发器状态的相应改变,即在CP=1期间输入信号发生多次变化,触发器的状态也可能发生多次翻转,这降低了电路抵御干扰信号的能力。

  35. CP R S Q Q 波 形 图

  36. Q Q 波形图 CP R S

  37. 主从RS触发器的电路结构 4.2.3 主从触发器的电路结构和动作特点 一、电路结构与工作原理

  38. 主从RS触发器的工作原理 • CP=1时,主触发器打开,和的状态由R、S决定,从触发器关闭,Q、的状态不变; • CP由1变0时,主触发器关闭,从触发器打开,Q、的状态分别等于此时的和的状态; • CP=0时,主触发器关闭,和的状态保持不变,Q、的状态也不变;

  39. K Q CP Q J 主从JK触发器电路结构 主从JK触发器的逻辑符号

  40. JK触发器的特性方程 • RS触发器的特性方程: Qn+1=S+RQn R·S=0 (约束方程) • 由图可得: S=JQn R=KQn • 主从JK触发器的特性方程: Qn+1=JQn+KQn

  41. JK触发器的逻辑功能 • J=1、K=0时,Qn+1=1, 置“1”; • J=0、K=1时,Qn+1=0, 置“0”; • J=0、K=0时,Qn+1=Qn, 保 持; • J=1、K=1时,Qn+1=Qn, 计 数。

  42. JK触发器的功能表

  43. 主从触发器的动作特点 • 触发器的翻转分两步动作。第一步,在CP=1的期间主触发器接受输入端的信号,被置成相应的状态,而从触发器不动;第二步,CP下降沿到来时从触发器按照主触发器的状态翻转,使Q、 Q相应地改变状态。 • 因为主触发器本身是一个同步RS触发器,所以在CP=1的全部时间里输入信号都将对主触发器起控制作用。 • 主从JK触发器有一次变化现象,即在CP=1期间, Q和Q的状态只能变化一次。

  44. 主从JK触发器的一次变化现象 在CP=1期间,JK发生了多次变化,Q主只变化一次,所以在CP下降沿到来时,Q状态与此时的 Q主相同,并不是由此时的JK状态决定。这就是一次变化现象。

  45. 主从JK触发器的波形图

  46. 4.2.4 边沿触发器的电路结构和动作特点 利用传输延迟时间的边沿触发器(a)电路结构 (b)逻辑符号

  47. 工作原理 • CP=0时,Q3=Q4=1,Q1=Q2=0,Q不变; • CP由0变1时,触发器不翻转,为接受输入信号作准备。 由于与非门G3、G4的平均延迟时间比与或非门G1、G2构成的基本触发器的平均延迟时间要长,GA、GD门先打开,此时Q3=Q4=1,CP=1,所以Q依然不变。 • CP由1变0时触发翻转。 Q3、Q4状态由J、K决定,CP由1变0时,GA、GD门关闭,Q1=Q2=0,GB、GC门打开,Q由Q3、Q4决定,触发器翻转。 • CP=0以后,G3、G4又被封锁。

  48. SD Q D C Q RD 维持阻塞D边沿触发器 RD直接置0端SD直接置1端低电平有效 电路结构 逻辑符号

  49. 工作原理 • CP=0时,Q3=Q4=1,Q不变,触发器处于稳态,同时, Q6=D ,Q5=D ,接受输入信号D; • CP由0变1时,触发器翻转,Q4=Q6=D ,Q3=Q5=D ,使Q=D; • CP=1时,输入信号被封锁。 若Q4=0,则经1线封锁G6;若Q3=0时通过3线封锁Q4,通过2线封锁G5,所以,此时Q3、Q4、Q5、Q6的状态与D无关。 • 总之,该触发器在CP正跳沿前接受输入信号,正跳沿时翻转,正跳沿后输入被封锁。

More Related