Download
slide1 n.
Skip this Video
Loading SlideShow in 5 Seconds..
=== 第 8 章 循序邏輯的設計與應用 === PowerPoint Presentation
Download Presentation
=== 第 8 章 循序邏輯的設計與應用 ===

=== 第 8 章 循序邏輯的設計與應用 ===

657 Views Download Presentation
Download Presentation

=== 第 8 章 循序邏輯的設計與應用 ===

- - - - - - - - - - - - - - - - - - - - - - - - - - - E N D - - - - - - - - - - - - - - - - - - - - - - - - - - -
Presentation Transcript

  1. === 第 8 章 循序邏輯的設計與應用 === 第 8 章 循序邏輯的設計與應用8-1 時鐘脈波產生器8-2 暫存器8-3 非同步計數器8-4 狀態圖與狀態表簡介 8-5 同步計數器 8-6 移位計數器 8-7 循序邏輯設計 8-8 實例應用介紹

  2. 8-1 時鐘脈波產生器   時鐘脈波產生器基本上就是無穩態多諧振盪器(astablemultivibrator)。

  3. 8-1 時鐘脈波產生器

  4. 8-1 時鐘脈波產生器

  5. 8-1 時鐘脈波產生器

  6. 8-1 時鐘脈波產生器 • 接地(GND):是電源的接地端。 • 觸發(trigger):當輸入電壓低於  時,會使第 3腳輸出高態電壓,並讓第7腳的放電電晶體關閉(off)。 • 輸出(output):脈波輸出端。其高態輸出電壓VOH ≒VCC 1.7V,低態輸出電壓VOL≤ 0.25V。 • 重置(reset):強迫清除輸入端。

  7. 8-1 時鐘脈波產生器 • 控制電壓(control voltage):是電壓控制振盪的輸入端。 • 臨限(threshold):當輸入電壓高於 會使輸出變為 0,並讓放電電晶體導通。 • 放電(discharge):是放電電晶體的C腳,有如開關受觸發與臨限端控制。 • 電源(VCC):正常工作電壓在 4.5~16V 之間。

  8. 8-1 時鐘脈波產生器 NE555 無穩態振盪器

  9. 8-1 時鐘脈波產生器

  10. 8-1 時鐘脈波產生器 8-1 時鐘脈波產生器   石英晶體因品質因數高,溫度特性佳,所以振盪頻率非常穩定。

  11. 8-1 時鐘脈波產生器 皮爾斯晶體振盪器 高增益反相電路是由反閘 U1 與回授電阻 R1所構成。   頻率選擇網路是石英晶體 X1與電容 C1、C2 所構成的π形帶通濾波電路。 R2的功用主要在降低石英晶體的驅動功率,以防止晶體因消耗功率太高而加速老化。

  12. 8-2 暫存器 • 串列輸入/串列輸出(serial in-serial out, SISO) • 串列輸入/並列輸出(serial in-parallel out, SIPO) • 並列輸入/串列輸出(parallel in-serial out, PISO) • 並列輸入/並列輸出(parallel in-parallel out, PIPO)

  13. 8-2 暫存器

  14. 8-2 暫存器 J-K正反器所組成的串列移位暫存器

  15. 8-2 暫存器 圖 8-10 中,若一開始 QAQBQCQD = 0000,且 Din = 1。則在兩個時序正緣觸發後,其QA QB QC QD為何? 圖 8-10 為向右移位的串列暫存器,因一開始 QA QB QC QD皆為 0,且Din= 1,故經 2 個時序脈波觸發後會連續移入 2 個 1,即 QAQBQCQD = 1100。

  16. 8-2 暫存器

  17. 8-2 暫存器

  18. 8-3 非同步計數器   計數器(counter)就是一組能計數時序脈波數量的電路。   依時序脈波的激發方式分: • 同步計數器(synchronous counter) • 非同步計數器(asynchronous counter)   依計數類型分: • 上數計數器(up counter) • 下數計數器(down counter) • 上/下數計數器(up/down counter)

  19. 8-3 非同步計數器   依輸出形態分: • 二進計數器(binary counter) • 十進計數器(decade counter)

  20. 8-3 非同步計數器 (續)

  21. 8-3 非同步計數器 除頻器   一個正反器能將時序頻率除 2,兩個正反器串聯組合後就能除 4。若有 n個,則除以 2n。 計數器的模數   計數器的總狀態數又稱為該計數器的模數(modulus)

  22. 8-3 非同步計數器 非同步計數器的設計 • 求出所需正反器的數目;若 N為計數器的模數,n表所需正反器的數量,則需滿足2n1 < N≤ 2n。 • 將所需正反器連接成 MOD-2n的漣波計數器。 • 按 N的二進數,將輸出 1 正反器的 Q端經NAND 閘接回所有正反器的清除端 。

  23. 因為 23 < 10 ≤ 24,所以需要 4 個正反器。 • 先將 4 個正反器連接成 MOD-16 漣波計數器。 • 計數器數到 10 時,正反器輸出QD QC QB QA = 1010,所以將 Q = 1 的正反器輸出 QD及QB接到 NAND 閘,再把 NAND 閘的輸出接到各正反器的 即為 MOD-10 漣波計數器,如下圖所示。 8-3 非同步計數器 試設計一組模-10 漣波計數器(BCD 計數器)。

  24. 8-3 非同步計數器

  25. 8-3 非同步計數器 本電路各級輸出,如時序圖所示,其中在計數器計數到 10 時,因QD及QB同時為 1,使 NAND閘輸出降為 0,清除了所有正反器。待正反器被清除後因QD及QB轉為 0,使 NAND 閘輸出回復為1,即 故計數器又回復正常計數。對模-10 計數器而言,它只有從 0000 到1001等10個狀態,而第11個狀態1010雖有發生,但瞬即清除,回歸到 0000。

  26. 模-3 計數器需用兩個正反器來組合,只要將兩正反器接成漣波計數器,再將 QA與 QB經反及閘接到兩正反器的 端。讓其在計數到 11的瞬間,使正反器皆回到 0,重新計數即可,詳如右圖所示。 8-3 非同步計數器 1. 試設計一組模- 3 漣波計數器。

  27. 依時序圖所示,每 10 個脈波輸入,QD與QC都只輸出 1 個,故: 8-3 非同步計數器 如例題 8-2,若CLK的頻率為 fin,則QC與QD的輸出頻率為若干?

  28. 同上題模-3 計數器之輸出 QBQA依序為00→01→10→00(循環),故時序信號每激發 3 次(即輸入 3 週),QB則由 0→1→0 變化一次(即輸出 1 週),故其頻率為 8-3 非同步計數器 2. 模- 3計數器中,若輸入時序脈波頻率為 9kHz,試問其最後一級正反器的輸出(QB)頻率為若干?

  29. 8-3 非同步計數器

  30. 8-3 非同步計數器

  31. 8-4 狀態圖與狀態表簡介   狀態圖就是用來描述循序邏輯狀態演化的流程圖。 •   :“圓圈”表電路內部的一個狀態。 •   :“射線”表狀態的演變方向。 • I /O:“I ”表控制輸入值,“O”表終端輸出值。

  32. 8-4 狀態圖與狀態表簡介 狀態表就是將狀態圖的各個現態、輸入與次態、輸出的關係以表列呈現。 1. 將每個狀態視為現態,依序填入。 2. 按輸入 I 的不同,依現態分別填記其次態與輸出。

  33. 8-5 同步計數器 n個正反器串級而成的漣波計數器

  34. 8-5 同步計數器 狀態表分析法 • 寫出各正反器的輸入方程式(即輸入布林代數式)。

  35. 8-5 同步計數器 • 列出狀態分析表。 • 依輸入方程式填寫各正反器的輸入狀態,並找出其輸出的下一狀態。 • 將次態輸出(Qn+1)移入現態(Qn),然後再重複步驟 3、4,直到 Qn+1的輸出與初始值相同,或出現重複循環為止。 • 依現態或次態順序列出狀態圖。

  36. 8-5 同步計數器

  37. 8-5 同步計數器 輸出方程式分析法 • 求取各正反器的輸入方程式。JA = KA = B、JB = KB =1 • 求各正反器的輸出方程式。

  38. 8-5 同步計數器 • 以現態及輸入值代入輸出方程式求次態。(3) 再將 01 視為現態代入求取次態,如此重複直 到循環為止。 • 列出狀態圖。

  39. 輸入方程式為 8-5 同步計數器 如右圖所示電路,若初始值QAQB = 00,且輸入X值依序為 1001,求對應之輸出狀態?

  40. 8-5 同步計數器 • 列示狀態分析表如下: • 其對應的輸出狀態 QAQB為10 → 11 → 01 → 00。

  41. 若採輸出方程式分析法,則: (1) D型正反器之輸出方程式 Qn+1 = D故本電路之輸出方程式分別為 8-5 同步計數器 同上題所示電路若 QAQB初始值為 11,且 X保持 0,在經 2 個時序觸發後其正反器輸出之狀態為何?

  42. 8-5 同步計數器 • 將初始值QAQB = 11 與 X = 0 代入得第一次觸發後的狀態為即 • 再將QAQB = 01 與 X = 0 代入得第二次觸發後的狀態為即

  43. 8-5 同步計數器 正反器的激勵表 激勵表是記錄正反器由現態Qn轉為次態 Qn+1,所必需的輸入狀態簡化表。

  44. 8-5 同步計數器

  45. 8-5 同步計數器 同步計數器的設計步驟   同步計數器的設計步驟如下: • 列出狀態圖 • 決定正反器的數目n • 決定正反器的類型 • 列出計數器的狀態激勵表 • 利用卡諾圖化簡求取各正反器的輸入方程式。 • 畫出同步計數器的電路圖。

  46. 8-5 同步計數器

  47. 8-5 同步計數器 試設計一組計數順序為 1 → 3 → 7 → 2 → 4 → 6 → 1…(循環)的模-6 計數器。 • (1) 狀態圖如下圖(a)所示,其中0 與5 因未在計數循環中,一般設計可視為不可能發生。但為避免電路因電源暫態或干擾而誤動作,最好能指定或確認其次態可進入正常計數循環中。 • 因 22 < 6 <23,故用 3 個 T 型正反器。

  48. 8-5 同步計數器 (3) 狀態激勵表詳如下圖(b)所示。為利於接下來的卡諾圖化簡,現態以二進位大小依序排列較佳,請留意其變化。其中 0 與 5 因未在計數循環中,其次態又未被指定,故次態皆以“×”表示。

  49. 8-5 同步計數器 (4) 依現態與各正反器輸入關係,求取各正反器輸入的最簡布林代數式。

  50. 8-5 同步計數器 (5) 依 TC、TB與 TA的布林代數式可得電路,如圖(c)所示。