1 / 59

第三章 组合逻辑电路设计

第三章 组合逻辑电路设计. 组合逻辑电路： 输出仅和当前的输入有关。. §3-1 集成逻辑电路的电气特性 §3-2 常用组合逻辑模块 §3-3 组合电路的设计方法 §3-4 险象与竞争 §3-5 小结. Vcc. 门电路. 用以实现基本逻辑运算和复合逻辑运算的单元电路。. Vo. Vi. 获得高、低电平的基本原理. 半导体二极管的开关特性. 二极管的单向导电性－－正向电压导通，反向 电压截止。. 理想二极管： 正向导通电阻为 0 ， 反向内阻无穷大。.

melyssa-patterson
Télécharger la présentation

第三章 组合逻辑电路设计

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 第三章 组合逻辑电路设计 组合逻辑电路： 输出仅和当前的输入有关。 • §3-1 集成逻辑电路的电气特性 • §3-2 常用组合逻辑模块 • §3-3 组合电路的设计方法 • §3-4 险象与竞争 • §3-5 小结

  2. Vcc 门电路 用以实现基本逻辑运算和复合逻辑运算的单元电路。 Vo Vi 获得高、低电平的基本原理

  3. 半导体二极管的开关特性 • 二极管的单向导电性－－正向电压导通，反向 电压截止。 理想二极管： 正向导通电阻为0， 反向内阻无穷大。

  4. 半导体三极管的开关特性 • 双极型三极管的开关特性 基本开关电路 • MOS管的开关特性

  5. §3-1 集成逻辑电路的电气特性 集成电路的工艺： TTL: 晶体管-晶体管逻辑 (标准,S,LS,AS,ALS,F) 速度快、电源电压：典型值5V,一般4.5～5.5V 肖特基－－提高电路工作速度的一种电路结 构的名称。 MOS：金属-氧化物-半导体逻辑 （PMOS,NMOS,CMOS) (HC,AHC,AC,HCT,ACT,AHCT,LV,LVC) 功耗低、工作电源电压范围宽（3～18V)、 输入阻抗高、驱动能力、抗干扰能力强。 ECL： 发射极偶合逻辑 速度更快

  6. TTL电路 TTL：74系列 ( 0－70℃） 54系列（－55－125 ℃） 74S系列：肖特基系列 74LS系列：低功耗肖特基系列 74AS系列：高级肖特基系列 74ALS系列：高级低功耗肖特基系列 74H系列：高速型 肖特基：提高电路工作速度的一种电路结构的名称，74S系列 采用了肖特基抗饱和三极管。

  7. 例：SN74LS00 厂标 功能号 系列名 类型 00：含四个二输入与非门的集成电路 02：含四个二输入或非门 04：六组反相器 7400外引线排列

  8. TTL与非门电路 输出级的特点： 在稳定的工作状态下T4和T5总是一个导 通另一个截至，有效地降低了输出级的 静态功耗，提高了驱动负载的能力。称 其为推拉式（PUSH－PULL)电路。

  9. 集成逻辑电路的电气特性 • §3-1-1 集成电路的主要电气指标 • §3-1-2 逻辑电路的输出结构 • §3-1-3 正、负逻辑极性 • §3-1-4 逻辑符号 • §3-1-5 使用逻辑门的几个问题

  10. §3-1-1 集成电路的主要电气指标 TTL “与非门”电路

  11. 1. 输出电压与输入电压 输出低电平VOL：输出低电平时的最高电压。 输出高电平VOH：输出高电平时的最低电压。 输入高电平VIH(Von开门电平)：输入高电平时的最低电压。 输入低电平VIL(VOFF关门电平)：输入低电平时的最高电压。 高电平抗干扰容限VNH：VNH=VOH-VIH 低电平抗干扰容限VNL：VNH=VIL-VOL 阈值电平Vth: 粗略估算用。 注意：两块集成电路级联时，考虑电平匹配问题。 前级VOH大于后级VIH，前级VOL小于后级VIL。

  12. 集成电路的电平参数表

  13. 2. 输出电流和输入电流 • IOH－－输出端为高电平时可输出的最大电流。 • IIH －－输入端为高电平时注入的最大电流。 • IOL－－输出端为低电平时可注入的最大电流。 • IIL －－输入端为低电平时由输入端流出的的最大电 流。 扇出系数：可以驱动同类门的个数,IOL/IIL 74LS00: IOH=400uA IIH=20uA IOL=8mA IOH=0.4mA

  14. 注意： 1. 前级IOL大于后级IIL之和； 2. 关于未接输入信号的引脚 与：多余脚接逻辑高或输入并联 或：多余脚接逻辑低或输入并联； 3. TTL电路的输入端开路或接一阻抗较大 的电阻时，输入电压为高电平。

  15. 平均传输延时时间tpd：输出由高变低、由低变高的平均延时时间。平均传输延时时间tpd：输出由高变低、由低变高的平均延时时间。 tpdL:输出由高电平到低电平的传输延迟时间； tpdH:输出由低电平到高电平的传输延迟时间。

  16. 不同门电路的延迟及功耗

  17. 各类电路的应用态势

  18. VCC VCC VOL VOH §3-1-2 逻辑电路的输出结构 1、推拉式结构 输出端不能并联。

  19. VCC VCC VCC F1 VOL F1·F2 F2 2、开路输出（OC）结构 输出端要加上拉电阻，可以并联,并联后的逻辑关系为与（线与）。 VOH

  20. VCC VCC VCC VOL VOH 高阻 3、三态输出结构 输出端除0，1状态外，还有一种高阻态，等效于输出端开路。输出端可以并联，但要保证在同一时刻最多只有一个输出端不是高阻态。

  21. 三态输出结构的应用 数据选择器

  22. §3-1-3 正、负逻辑极性 1、正逻辑：0 表示低电平，1 表示高电平。 2、负逻辑：1表示低电平，0 表示高电平。

  23. §3-1-4 逻辑符号 逻辑符号用来 表示芯片的逻辑功能。 1、逻辑功能：与、或、非、与非、或非、异或、与或非。 2、正、负逻辑：输入、输出脚上有无空心箭头。 3、输出结构类型：推拉式结构、OC结构、三态输出结构。 4、使能端：低电平有效、高电平有效。 5、管脚编号：

  24. 逻辑符号

  25. 74125逻辑符号

  26. 几种芯片的逻辑符号

  27. 部分门电路及其传输延迟时间

  28. §3-1-5 使用逻辑门的几个问题 1、输入脚多余： 与：多余脚接逻辑高或输入并联。 或：多余脚接逻辑低或输入并联。 2、输入脚不足： 改变逻辑或用门电路扩展。 3、扇出系数： 采用功率门电路或改电路。

  29. §3-2 常用组合逻辑模块 一个模块完成某个常用的特定的功能，如加法器、数值比较器、译码器、编码器及数据比较器等。 • §3-2-1 四位并行加法器 • §3-2-2 数值比较器 • §3-2-3 译码器 • §3-2-4 数据选择器 • §3-2-5 总线收发器 • §3-2-6 其他常用器件

  30. §3-2-1 四位并行加法器 一、4位加法器逻辑图

  31. 《数字设计引论》 §1-1数制 图1-1-3 加法器

  32. 《数字设计引论》 §2-3逻辑图 图2-3-5 例2-3-3逻辑图

  33. 《数字设计引论》 §2-6应用实例 图2-6-6 2位加法器

  34. 二、加法器的级连 四位加法器级连成八位加法器

  35. 三、加法器的应用（1） 用4位加法器构成余3码到8421码的转换器

  36. 加法器的应用（2） 一位BCD码加法器

  37. 《数字设计引论》 §1-2二值编码 图1-2-3 1位BCD码加法器方框图

  38. §3-2-2 数值比较器 一、数值比较器逻辑图 低位比较结果级连→ 4位比较器

  39. 数值比较器功能表

  40. 二、数值比较器的级连 4位比较器组成8位比较器

  41. 三、数值比较器的应用 交通控制灯电路的一部分

  42. §3-2-3 译码器 一、变量译码器 二、变量译码器的扩展 三、变量译码器实现组合逻辑函数 四、变量译码器构成数据分配器 五、显示译码器

  43. 一、变量译码器 3-8译码器功能表 2-4译码器 3-8译码器

  44. 例2-6-3 译码器

  45. 74138 二、变量译码器的扩展 树形扩展

  46. 三、变量译码器实现组合逻辑函数 例1：变量译码器实现1位全加器。

  47. cii xi yi coi Σi 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1

  48. 例2：译码器实现1位8421BCD码加法器

More Related