Download
slide1 n.
Skip this Video
Loading SlideShow in 5 Seconds..
集成电路设计基础 PowerPoint Presentation
Download Presentation
集成电路设计基础

集成电路设计基础

154 Vues Download Presentation
Télécharger la présentation

集成电路设计基础

- - - - - - - - - - - - - - - - - - - - - - - - - - - E N D - - - - - - - - - - - - - - - - - - - - - - - - - - -
Presentation Transcript

  1. 集成电路设计基础 王志功 东南大学 无线电系 2004年

  2. 第10章 MOS基本电路 10.1 传输门 10.1.1 NMOS传输门 10.1.2 PMOS传输门 10.1.3 CMOS传输门 10.2 传输门的联接

  3. 引言 MOS IC基本逻辑电路: • 传输门(Transmission Gate, Pass Transistor): 用于开关和传输逻辑。 • 反(倒)相器(Inverter): 用于开关和恢复逻辑。

  4. 10.1 传输门 传输门不仅是MOS集成电路中的一种基本电路,而且还是一种基元,因为其它基本电路,如反相器,实际上也是由传输门组成的。

  5. 10.1.1 NMOS传输门 NMOS传输门电路符号下图所示。它只含有一个MOS管,栅极加控制电压V,衬底接地。MOS管的漏极D与源极S分别接输入与输出。输出负载是一个电容CL,它是后级的输入电容。 图 10.1

  6. 10.1.1 NMOS传输门(续) 注意:MOS管的结构是对称的。 D和S在结构上没有任何差别。通常, 规定输入端为D,输出端为S。因为: • 这种电路是不加电源电压的; • 电路正常工作所需的能量全由输入端提供。当MOS管导通时,输入电压就对CL充电,在CL上建立输出电压,其能量由输入端提供。或者CL对输入端放电,把能量还给输入端。因而,输出电压总是小于或等于输入电压。 所以,规定输入端为D,输出端为S。 图 10.1

  7. NMOS传输门(续) 传输门电路很简单,但分析还相当麻烦。因为: 1) 控制MOS开关导通与否的电压是Vgs,而不是V,Vgs = VVO。这里VO既是输出电压,又重新作用在 g-s之间,是百分之百的负反馈,象一个“源极跟随器”。 2) 负载是一个电容CL,它有充放电过程,输出电压Vo是逐步建立起来的。 当开关断开,停止充放电时,电容CL上的电荷将保持不变,相应的输出电压Vo也保持不变(MOS呈高阻态)。 所以,传输门不仅仅是一只开关,而且还有记忆能力。

  8. NMOS传输门(续) 规定符号: 变量 控制 输入 当前输出 前一时刻输出 VI VO VO– V 电压  I O 逻辑 O –

  9. NMOS传输门(续) • 两种情况: 1) = 0(V = 0), NMOS不通, VO和O保持不变, 即 VO=VO–, O=O –

  10. NMOS传输门(续) 2)= 1 (V 0) NMOS导通与否取决于Vgs= V-VO– • 若 VO – V-Vtn, 即 Vgs Vtn, NMOS导通,这时 • 若Vi> VO –, CL将被充电, VO上升, Vomax= V-Vtn • 若Vi < VO –, CL将放电, VO下降, VO= Vi • 若 VO – > V-Vtn, 即 Vgs < Vtn, NMOS不通, VO= VO –

  11. NMOS传输门(续) 假定: = 0,指V = 0  = 1,指V = Vdd I = 0,指Vi = 0 I = 1,指Vi = Vdd 则传输门的输出电压Vo特性为, =0 VO= VO =1 VO= min(Vi, V -Vtn)

  12. NMOS传输门(续) 结论: 1)当NMOS传输门用作开关以传输逻辑信号时,传输“0”逻辑将是理想的。传输“1”逻辑则不理想,因为电平是蜕化的:尽管输入Vi = Vdd,输出却为Vo = VddVTn。 2) 传输门是由控制的。 • 当= 1,MOS开关导通,可以传输信号。 • 当= 0,MOS开关不通,不传输信号.这时,Vo = Vo,是前一个状态之值。这表示,传输门是一种记忆元件,是一种时序逻辑。

  13. NMOS传输门(续) 3) 采用状态表示时,传输门特性为, • = 0  O=O– • = 1  O=I–

  14. 10.1.2 PMOS传输门 注意: 1)PMOS管的门限电压VTp是负的,只有当Vgs VTp,即负得足够时才会导通。 2) 在PMOS电路中,通常是加负电源电压Vdd,而正端接地。 3) 衬底接最高电位,即地。 I = input O = output  = phase(control) 图 10.2

  15. PMOS传输门(续) • 早期的PMOS电路采用负电源,负逻辑,上述各点都正确。然而,PMOS逻辑电路已经淘汰。目前,PMOS管仅用于CMOS电路。它采用正电源,正逻辑。于是,衬底接Vdd。 • PMOS传输门的工作原理同NMOS传输门完全一样.

  16. PMOS传输门(续) 定义:电压变量为Vi,Vo,V; 逻辑变量为I,O,。 并且, = 0,指V = 0  = 1,指V = Vdd I = 0, 指Vi = 0 I = 1, 指Vi = Vdd 图 10.2

  17. PMOS传输门(续) 两种情况: 1) = 0(Vf = 0) PMOS导通与否取决于Vgs=V-VO– • 若 VO –Vtp, 即 Vgs -Vtp, PMOS导通,这时若 • Vi > VO –, CL将充电, VO上升, VO= Vi • 若Vi< VO –, CL将放电, VO下降, VOmin= Vtp =0 VO(t)= max(Vi,Vtp)

  18. PMOS传输门(续) 2 ) = 1(V = Vdd), PMOS不通, VO和O保持不变, 即 VO(t)=VO – O=O – =1 VO= VO –

  19. PMOS传输门(续) • PMOS传输门的基本特性是 =0 VO= max(Vi, Vtp) =1 VO= VO –

  20. PMOS传输门(续) • 结论一: PMOS传输门用作开关传输逻辑信号时 • 传输“1”逻辑, 将是理想的. • 传输“0”逻辑, 不是理想的. 因为电平是蜕化的, 即Vi=0, Vomin=Vtp. PMOS放电放不到底!

  21. PMOS传输门(续) • 结论二: PMOS 传输门也是由控制的. • =0, MOS导通, 传输信号 • =1, MOS截止, VO= VO – 所以, PMOS 传输门也是一种记忆元件, 可构成时序逻辑

  22. PMOS传输门(续) 采用状态表示的传输门特性

  23. PMOS传输门(续) 结论三: 从PMOS传输门的卡诺图指出,PMOS传输门的基本特性为, 表示在的控制下,传送I。即, = 0时,O = I  = 1时,O = O

  24. 10.1.3 CMOS传输门 将NMOS传输门和PMOS传输门的优缺点加以互补, 得到特性优良的CMOS传输门 图 10.3

  25. CMOS传输门(续) • =0, NMOS和PMOS都不导通, VO(t)= VO(t-Tp) 不传输信号 • =1, NMOS和PMOS导通, 有两条通路 • 若I=0, 则NMOS通路更有效 CL可以放电放到 0 • 若I=1, 则PMOS通路更有效 CL可以充电充到1 这样,输出电平要么是0,要么是1(Vdd),没有电平蜕化,可理想地实现信号传送。 图 10.3

  26. 10.2 传输门的联接 10.2.1 串联 串联是最常用的一种形式,电路如下图所示。 图 10.4

  27. 10.2.1 串联 假定两个NMOS传输门的控制信号分别是1与2,串联后,总的特性为

  28. 10.2.1 串联 表中Va是连接点a上的电压。当两个管子都导通时,最后的输出电压VO应当是Va与(V2VTn)之间的最小值。然而,Va是前级的输出电压,它应当是Vi与(V1VTn)之间的最小值。故, VO = min( Va,V2VTn) = min[min(Vi,V1VTn),(V2VTn)] = min[Vi,V1VTn,V2VTn] 图 10.4

  29. 10.2.1 串联(续) 定义: 1 = 0,指V1 = 0 2 = 0,指V2 = 0 1 = 1,指V1 = Vdd2 = 1,指V2 = Vdd I = 0,指Vi = 0 I = 1,指Vi = Vdd 串联后,它们的卡诺图为,

  30. 10.2.1 串联(续) 结论:两个NMOS传输门串联后, 1) 控制信号1与2的作用是以联合形式出现的。 • 若12 = 0 ,总有一个开关不导通,输出就保持在 前一个状态之值,Vo= Vo。 • 若12 = 1,则两个开关都导通,可以传输数据 2) 传输“0”逻辑是理想的,但传输“1”逻辑则产生电平蜕化。 其蜕 化程度为 min( V1VTn,V2VTn )。 3) 输入I与输出O之间的关系为,O = 12( I ) O = I,当12 = 1 O = O,当12 = 0 4) 推广到任意k个传输门串联,有O = 12…k( I ) 但电平蜕化更严重。

  31. 10.2.2 并联 并联也是常用的一种形式,其电路如下图所示。 图 10.5

  32. 10.2.2 并联(续) • 当12 = 1时,电路是冲突的。因为这时两个传输门都把各自的输入信号传输给共同的输出。 • 如果两路输入状态相同,且电压值也相等,Vi1 = Vi2,则这类传输仍是许可的。但若两路输入的状态不同,电压值不等,且若两个MOS开关也很理想,则电路就矛盾。按照Kirchoff定律,有 Vi1Vo= 0 Vi2Vo= 0 则必有Vi1 = Vi2,结果是依靠外电路实现新的平衡,强迫Vi1 = Vi2。

  33. 10.2.2 并联(续) 定义: 1 = 0,指V1 = 0 2 = 0,指V2 = 0 1 = 1,指V1 = Vdd 2 = 1,指V2 = Vdd I1 = 0,指Vi1 = 0 I2 = 0,指Vi2 = 0 I1 = 1,指Vi1 = Vdd I2 = 1,指Vi2 = Vdd 则两个MOS开关并联后,其输出电压Vo特性为,

  34. 10.2.2 并联(续) 相应的卡诺图为, 如果在运行时,能保证不出现冲突情况,则可以把这两个禁止状态划入圈内,可得, O = 1 I1+2 I2,除了1+ 2 = 0外 O = O, 1+ 2 = 0 可见,它是一种与或逻辑。其中,“与”发生在控制变量i与传输变量Ii之间,条件是不发生冲突;“或”发生在线或逻辑。两路都不使能时,输出为高阻态,保持在前一个状态。

  35. 10.2.2 并联(续) 上式也可写为, O = 1( I1 ) + 2( I2 ) 表示,在1控制下传输I1与2控制下传输I2发生线或。 显然,两个NMOS传输门的并联,可以推广到任意k个传输门的并联。得, O = 1( I1 ) + 2( I2 ) + … + k( Ik )

  36. 10.2.3 串并联 串并联是传输门网络的最基本形式, 其电路如图所示。 它的输出为, O = 13 ( I1 ) + 24( I2 ) + 12 ( I3 ) + 34 ( I4 ) 对一个复杂的传输门网络,上式可写为, O = P1( I1 ) + P2( I2 ) + … + Pk( Ik ) 式中Pk是第k路的各控制变量的逻辑乘积 图 10.6

  37. 10.3 NMOS反相器 反相器的传输门观点解释 • NMOS的源极视作传输门的输入端Vi,但是接地,即Vi0。 • NMOS的漏极视作传输门的输出端,通过RL接Vdd。 • V=0, MOS管截止,VO=Vdd;V= Vdd, MOS管导通, 如RL10k,RMOS1k,则分压比为10:1,VOL < Vdd/10, 属于低电平,可以作为逻辑“0”。于是有 VO与V的逻辑关系正好是一个反相器。 输出状态O是输入状态的非。

  38. 10.3 NMOS反相器 反相器的共源放大器观点解释 NMOS反相器基本电路:共源放大器。Vi=0, MOS管截止,Vo=Vdd; Vi= Vdd, MOS管导通,如RL10K,RMOS1K,则分压比为10:1,VOL < Vdd/10,属于低电平,可以作为逻辑“0”。于是有 不言而喻,它是一个反相器。 输出状态O是输入状态I的非。 图 10.10

  39. 10.4 NMOS反相器负载电阻的选择 NMOS反相器的负载有四种基本形式: • 纯电阻负载。 • 工作在饱和区的增强型MOS管负载。 • 耗尽型MOS管负载。 • 工作在非饱和区的增强型MOS管负载。

  40. 10.4.1 纯电阻负载RL 电路图 图 10.11

  41. 10.4.1 纯电阻负载RL(续) 过去曾认为,用扩散电阻做负载,所占硅片面积太大,因而改用有源器件做负载。但是,随着半导体工艺的发展,特别是离子注入技术的进展,在80年代初期,在NMOS数字集成电路中,又开始采用纯电阻负载。不过,采用的是多晶硅电阻。采用多晶硅电阻作负载的反相器目前已广泛用于构造SRAM电路。因为多晶硅的电阻率高,且易于控制,用它来代替耗尽型管负载后,SRAM存储胞的面积可以节省40%。

  42. 10.4.1 纯电阻负载RL(续) • 输入低电平ViL 当Vi = ViL < VT时,MOS管截止,输出高电平VOH  Vdd。 • 输入高电平ViH。 当Vi = ViH > VT时,MOS管导通。如果负载线做在MOS管特性曲线的转折处,则

  43. 10.4.1 纯电阻负载RL(续) 由此可解出VOL,它将是VOH和RL的函数。通常,VOL << Vdd,则上式可以简化,得 如果要求反相器输出低电平,低于VOL,则负载电阻RL必须大于该值。

  44. 10.4.1 纯电阻负载RL(续) • 反相器的上升沿取决于充电电路。 充电电流 : ch = RL CL,电阻上的压降为, 故输出电压Vo为 Vo = Vdd ich RL = Vdd 显然,当Vo上升到VOH时,就可以确定上升沿。

  45. 10.4.1 纯电阻负载RL(续) • 反相器的下降沿取决于放电电路。 主要放电路径是CL通过MOS管放电,从VOH放到VOL。从特性曲线上可以看出,整个放电过程中MOS管处于饱和状态,属于恒流放电,其等效电路如图所示 图 10.12

  46. 10.4.1 纯电阻负载RL(续) 注意,这个电路的计算相当麻烦,因为它有三个电源: 1) 恒流源Ids;2) 电源电压Vdd;3) 电容初始电压VOH 可以利用叠加原理来计算,它相当于两个电路之和, 如图所示。 图 10.13

  47. 10.4.1 纯电阻负载RL(续) 电流源开路的那一部分,它的输出电压VO1可以套用充电电路的结果, 电压源短路的那一部分可以转化为电压源形式,如图 图 10.14

  48. 10.4.1 纯电阻负载RL(续) 这样,总的输出电压Vo为, 可以检验,上式是正确的。因为当t = 0时,Vo = VOH;当t = 时,Vo =VOL,于是, 理论上讲,要t = 才能建立低电平VOL,但实际上,放电放到0.1 VOL就够了。于是, 由此可见,在纯电阻负载的反相器中,上升沿与下降沿主要取决于负载电阻RL的选择。

  49. 10.4.2 饱和增强型负载 图 10.15 如图所示。该电路特点是,用增强型MOS管做负载,且它的栅极连到最高电位Vdd,同漏极电位一样。

  50. 10.4.2 饱和增强型负载(续) 为什么称它为饱和增强型负载呢?这是有道理的。栅极与漏极短路,负载实际上是一个二极管,其伏安特性可以从三极管特性中,按照Vds = Vgs导出。人们把特性曲线的转折点连起来,可以得到一条曲线,它满足Vds = VgsVT,是非饱和区与饱和区的分界线。如果将这条曲线右移VT值,即可得到满足Vds = Vgs的二极管伏安特性。现在,人们就把这条二极管特性作为负载线,而这条二极管特性曲线上任何一点都在原三极管的饱和区内,故称为饱和增强型负载。