الکترونیک دیجیتال اجزای مدارات دیجیتال- ترانزیستور

1. Amirkabir University of TechnologyComputer Engineering & Information Technology Department الکترونیک دیجیتالاجزای مدارات دیجیتال- ترانزیستور دکتر سعید شیری

2. مقدمه • ترانزیستورهای MOS بدلیل اینکه میتوان تعداد زیادی از آنها را در یک مدار مجتمع جاداد و همچنین بدلیل سهوات نسبی قرایند ساخت آنها بصورت گسترده ای در مدارات دیجیتال مورد استفاده هستند. • امروزه میتوان ده ها میلیارد ترانزیستور را در یک مدار مجتمع نمود.

3. ترانزیستور MOS • نواحی سورس و درین با ایجاد دو نیمه هادی نوع n با دوپینگ بالا از طریق فرایندهای نفوز و یا کاشت یونی در داخل یک نیمه هادی پایه p که بدنه نامیده میشود بوجود می آیند. • یک لایه نازک Sio2 ( تقریبا 50 آنگستروم) برروی ناحیه کشیده میشود که اکسید گیت نامیده میشود. • لایه ای از یک ماده رسانا نظیر پلی سیلیکون بر روی اکسید گیت کشیده میشود. • ترانزیستورهای MOS با استفاده از اکسید ضخیم SIO2 و دیودهای معکوس pn+ از همدیگر جدا میشوند.

4. Cross-Section of CMOS Technology

5. Threshold Voltage: Concept

6. مقدمه • در فصل قبل دیود که المانی دو ترمینالی بود را بررسی کردیم. در این فصل و فصل بعدی المانی سه ترمینالی که ترانزیستور نامیده میشود را بررسی خواهیم کرد. • ترانزیستور در مدارات زیادی از جمله تقویت کننده ها، مدارات دیجیتال و حافظه ها کاربرد دارد. • اصول کلی کارکرد ترانزیستور بر این پایه است که با اعمال ولتاژ به دو ترمینال جریان ترمینال سوم را کنترل میکنند. • دو نوع ترانزیستور مهم وجود دارد: MOSFET, BJT • MOSFET ازBJT کوچکتر بوده و ساخت آن ساده تر بوده و توان کمتری مصرف میکند. در ساخت بسیاری از مدارات مجتمع کاربرد دارد.

7. Metal Oxide Semiconductor Field Effect Transistor • این ترانزیستور بر روی یک پایه از نوع p ساخته میشود. بر روی پایه دو ناحیه با نیمه هادی نوع n که دارای ناخالصی زیادی هستند ایجاد میشود. این نواحی سورس و درین نامیده میشوند که با یک اتصال فلزی دردسترس قرار میگیرند. • بین این دو ناحیه و در سطح پایه عایقی از جنس شیشه کشیده میشود. برروی این عایق یک لایه فلز قرار داده میشود که اتصالی با نام گیت بوجود می آورد. • ممکن است پایه نیز به یک اتصال فلزی وصل شود. Figure 4.1 Physical structure of the enhancement-type NMOS transistor: (a) perspective view; (b) cross-section. Typically L = 0.1 to 3 mm, W = 0.2 to 100 mm, and the thickness of the oxide layer (tox) is in the range of 2 to 50 nm.

8. نحوه عملکرد • این ترانزیستور بصورت یک المان با سه ترمینال Source, Drain , Gate مورد استفاده قرارمیگیرد. • اگر ولتاژی به گیت وصل نشده باشد بین سورس و درین دو دیود وجود خواهند داشت: یکی بین n سورس و p پایه و دیگری بین p پایه و n درین. • چون این دو دیود پشت به پشت به هم وصل شده اند هیچ جریانی بین سورس و درین نمیتواند برقرارشود. • مقاومت بین سورس و درین خیلی زیاد خواهد بود. • در واقع یک ناحیه تخلیه بین دو قطعه p,n مجاور تشکیل میشود که از عبور جریان بین پایه و درین و همچنین پایه و سورس جلوگیری میکند.

9. ایجاد کانالی برای عبور جریان • اگر درین و سورس را به زمین وصل کرده و ولتاژ مثبتی به گیت وصل کنیم، ناقلهای مثبت زیر ناحیه گیت تحت تاثیر این ولتاژ از زیر گیت دور شده و به سمت substrate رانده میشوند. • این ولتاژ متقابلا الکترونهای منفی را از ناحیه های سورس و درین جذب مینماید. اگر در ناحیه زیر گیت الکترون کافی جمع شود یک ناحیه منفی بوجود می آید که دو ناحیه n مربوط به سورس و درین را به هم وصل میکند. در واقع کانالی برای عبور جریان الکترون از سورس به درین تشکیل میشود. • توجه شود که substrate که قبلا از نوع p بود در ناحیه زیر گیت به نوع n تبدیل میشود (inversion layer) Figure 4.2 The enhancement-type NMOS transistor with a positive voltage applied to the gate. An n channel is induced at the top of the substrate beneath the gate.

10. ترانزیستور NMOS • ترانزیستوری که کانال آن از نوع n باشد، n-channel و یا NMOS خوانده میشود. • مقدار VGS لازم برای تشکیل کانال باید از یک مقدار آستانه Vt بیشتر باشد. این مقدار معمولا بین 0.5 , 1 ولت است. • درناحیه گیت در اثر جمع شدن بار منفی در زیر گیت و اتصال آن به ولتاژ مثبت در بالای گیت، خازنی بوجود میآید. • مقدار جریانی که از کانال میگذرد بستگی به میدان الکتریکی تشکیل شده در ناحیه گیت دارد. توجه شود که ترانزیستور از لحاظ ساخت متقارن است لذا نامگذاری درین و سورس بستگی به ولتاژی دارد که به آنها اعمال میشود: برای ترانزیستور با کانال n درین به ولتاژ بالاتری نسبت به سورس وصل میشود.

11. اعمال ولتاژی کوچک به درین و سورس • اگر ولتاژ کوچکی به درین و سورس اعمال شود (Vds) باعث خواهد شد تا جریان id در کانال عبورکند. • درواقع این ولتاژ باعث جذب الکترونها از سمت سورس به درین شده و جریانی در خلاف جهت حرکت الکترون بوجود می آورد. • مقدار این جریان بستگی به مقدار الکترونهای آزادی ناحیه زیر گیت دارد که خود آن وابسته به ولتاژ VGs-Vt دارد. • اگر VGS در حد vt باشد کانال تازه تاسیس هنوز کوچک بوده و جریان زیادی از ان عبور نمیکند. اما با زیاد شدن این ولتاژ عرض کانال هم زیاد شده و امکان عبور جریان بیشتر فراهم خواهد شد. Figure 4.3An NMOS transistor with vGS > Vt and with a small vDS applied. The device acts as a resistance whose value is determined by vGS. Specifically, the channel conductance is proportional to vGS – Vt’ and thus iD is proportional to (vGS – Vt) vDS. Note that the depletion region is not shown (for simplicity).

12. رابطه جریان و ولتاژ • مقدار جریانی که از کانال میگذرد هم به ولتاژ Vgs-Vt و هم به ولتاژ Vds بستگی خواهد داشت. • درواقع ترانزیستور بصورت یک مقاومت خطی عمل میکند که مقدار آن به ولتاژ VGS بستگی دارد. • اگر VGS از Vt کمتر باشد مقاومت بی نهایت بوده و جریانی عبور نخواهد کرد. با زیاد شدن VGS مقدار مقاومت نیز کمتر میشود. • توجه شود که مقدار جریانی که به ترمینال درین وارد میشود برابر با جریانی است که از سورس خارج میشود و جریان ترمینال گین برابر با صفر است. Figure 4.4 The iD–vDS characteristics of the MOSFET in Fig. 4.3 when the voltage applied between drain and source, vDS, is kept small. The device operates as a linear resistor whose value is controlled by vGS.

13. افزایش ولتاژ VDS • اگر ولتاژ درین و سورس را از مقدار 0 به سمت VDS افزایش دهیم ولتاژی که روی کانال می افتد در سمتی که کانال به درین وصل میشود به اندازه VGS- VDS کاهش پیدا میکند در نتیجه عرض کانال در این قسمت کاهش می یابد زیرا مقدار آن به ولتاژی که در ناحیه زیر کانال اعمال میشود بستگی دارد. بدین ترتیب شکل کانال دیگر متقارن نخواهد بود. Figure 4.5 Operation of the enhancement NMOS transistor as vDS is increased. The induced channel acquires a tapered shape, and its resistance increases as vDS is increased. Here, vGS is kept constant at a value > Vt.

14. اشباع ترانزیستور • با افزایش بیشتر ولتاژVDS مقدار مقاومت کانال نیز بیشتر شده و در نتیجه منحنی iD-vDS دیگر بصورت یک خط راست نخواهد بود. • اگر ولتاژ تا مقدار VDSsat= vGS− Vt افزایش پیدا کند کانال در محل اتصال به درین فشرده شود. افزایش بیشتر VDS تاثیری در جریان نخواهد گذاشت و جریان در حد اشباع باقی خواهد ماند. • نواحی کار ترانزیستور بصورت زیر نامگذاری شده است: • Triode region: VDS < VDSsat • Saturation region: VDS ≥ VDSsat Figure 4.7 Increasing vDS causes the channel to acquire a tapered shape. Eventually, as vDS reaches vGS – Vt’ the channel is pinched off at the drain end. Increasing vDS above vGS – Vt has little effect (theoretically, no effect) on the channel’s shape. Figure 4.6 The drain current iD versus the drain-to-source voltage vDS for an enhancement-type NMOS transistor operated with vGS > Vt.

15. بدست آوردن رابطه جریان و ولتاژ ترانزیستور MOSFET • اگر فرض شود که vGS > Vt تا کانال ایجاد شده باشد، همچنین با فرضvDS < vGS− Vt t برای اینکه در ناحیه triode باشیم. Figure 4.8 Derivation of the iD–vDS characteristic of the NMOS transistor.

16. جریان در ناحیه تریود • برای خازنی که در ناحیه گیت تشکیل میشود داریم: • بعلت نایکنواختی کانال ایجاد شده ظرفیت خازنی ناحیه کانال متغییر خواهد بود. اگر یک المان جزئی از سطح زیر گیت که در فاصله x قرار دارد را در نظر بگیریم ظرفیت خازن این ناحیه برابر است با: • که بار الکتریکی ذخیره شده در آن با ولتاژ اعمالی به کانال در این نقطه ربط خواهد داشت. • از طرفی ولتاژ VDS میدانی ایجاد میکند که برابر است با ظرفیت خازنی بازای واحد مساحت ناحیه گیت

17. جریان در ناحیه تریود • این میدان باعث میشود تا بار الکتریکی جمع شده در زیر ناحیه گیت با سرعت زیر به حرکت در آید: • جریان رانش حاصل برابر است با: • با جایگذاری مقادیر خواهیم داشت: • اگر چه این جریان برای یک نقطه بدست آمد اما باید برابر با جریانی باشد که از سورس به درین وجود دارد. لذا جریان درین به سورس برابر است با: • با جابجائی و انتگرال گیری داریم:

18. جریان در ناحیه اشباع • مقدار جریان در ابتدای ناحیه اشباع با مقدار جریان در انتهای ناحیه تریود برابر خواهد بود. لذا با جایگزین کردن خواهیم داشت: • در روابط فوق مقدار ثابت بوده و به تکنولوژی ساخت نیمه هادی برمیگردد. از اینرو میتوان آنرا با مقداری ثابت جایگزین نمود. • در نتیجه رابطه جریان برابر است با:

19. تکنولوژی زیر میکرونی(Sub Micron) • مشاهده میشود که مقدار جریان به نسبت طول به عرض کانال بستگی دارد. • مقدار L توسط سازنده انتخاب میشود تا ترانزیستور برای جریان دلخواه قابل استفاده باشد. از آنجائیکه ساخت تراتزیستور کوچک یک امتیاز محسوب میشود سعی میشود تا با کوچک کردن L به ترانزیستور کوچکتری رسید که در حال حاضر به علت محدودیت ساخت نمیتوان آنرا از کوچکتر کرد. این مقدار را حد تکنولوژی تعیین میکند.

20. ترانزیستور MOSFET با کانال p(PMOS) • یک ترانزیستور کانال p بر روی یک پایه n ساخته میشود و نواحی مثبت و منفی با استفاده از ناخالصی p+ بوجود می آیند در نتیجه حفره ها ناقل جریان خواهند بود. • طرز کار آن شبیه ترانزیستور n کانال است با این تفاوت که VGSو VDS و Vt همگی منفی هستند. • امروزه NMOS بدلیل کوچکی، سرعت بیشتر و مصرف توان کمتر بیشتر از PMOS مورد استفاده هستند.

21. ترانزیستور CMOS • تکنولوژی MOS مکمل و یا CMOS (Complementary MOS) از هر دو نوع ترانزیستور p,n استفاده میکند. • تکنولوژی CMOS در بسیاری از مدارات دیجیتال و آنالوگ کاربرد دارد. • در روی پایه از نوع p یک ناحیه با نام n well ایجاد میشود. این دو ناحیه توسط یک عایق از هم جدا میشوند. • یک ترانزیستور کانال n در پایه و یک ترانزیستور کانال p درچاه n ایجاد میشود. Figure 4.9 Cross-section of a CMOS integrated circuit. Note that the PMOS transistor is formed in a separate n-type region, known as an n well. Another arrangement is also possible in which an n-type body is used and the n device is formed in a p well. Not shown are the connections made to the p-type body and to the n well; the latter functions as the body terminal for the p-channel device.

22. شمای ترانزیستورها

23. شمای ترانزیستور NMOS • هر سه شکل معادل هستند. • جهت فلش نشان دهنده آن است که جریان از پایه ترانزیستور به بیرون است. • اگر پایه و سورس به هم متصل شده باشند پایه نشان داده نمیشود. Figure 4.10 (a) Circuit symbol for the n-channel enhancement-type MOSFET. (b) Modified circuit symbol with an arrowhead on the source terminal to distinguish it from the drain and to indicate device polarity (i.e., n channel). (c) Simplified circuit symbol to be used when the source is connected to the body or when the effect of the body on device operation is unimportant.

24. عملکرد ترانزیستور در ناحیه زیر ولتاژ آستانه • گفته شد که اگر VGS<Vt باشد جریانی از ترانزیستور عبور نخواهد کرد، اما در این ناحیه اگر ولتاژVGS به Vt نزدیک باشد، ممکن است که جریانی که رابطه نمائی با ولتاژ دارد از آن عبور نماید. با این وجود در اغلب کاربردها میتوان از آن صرف نظر نمود.

25. مشخصه iD-VDS • شکل زیر مجموعه ای از منحنی ها را نشان میدهد که هر یک برای VGS ثابتی اندازه گیری شده اند. • سه ناحیه عملکرد مختلف برای ترانزیستور میتوان در نظر گرفت: قطع، تریود و اشباع • ناحیه اشباع وقتی که ترانزیستور بعنوان تقویت کننده مورد استفاده است بکار میرود و برای ترانزیستوری که بعنوان سوئیچ کار میکند از ناحیه قطع و تریود استفاده میشود. Figure 4.11 (a) An n-channel enhancement-type MOSFET with vGS and vDS applied and with the normal directions of current flow indicated. (b) The iD–vDS characteristics for a device with k’n(W/L) = 1.0 mA/V2.

26. مشخصه iD-VDS • ناحیه قطع وقتی است که : • در ناحیه تریود باید VGS>=Vt تا کانال ایجاد شود و از طرفی حال VDS باید کوچک باشد تا ناحیه کانال پیوسته باقی بماند. • که این شرط را میتوان بصورت زیر نوشت: • لذا: • در این ناحیه رابطه جریان بصورت زیر بود • که در صورتیکه VDSبقدر کافی کوچک باشد میتوان آنرا بصورت زیر نوشت: • که این رابطه خطی بیانگر این امر است که کانال در این ناحیه بصورت یک مقاومت خطی تعیین با مقدار زیر عمل خواهد کرد.

27. مقاومت کانال • مقاومت کانال را همچنین میتوان بصورت زیر نوشت • که در آن • در ناحیه اشباع باید کانل تشکیل شده و همچنین pinch off رخ داده باشد لذا • که با جایگزینی آن دررابطه جریان در مرز ناحیه اشباع داریم: توجه شود که در این ناحیه جریان درین مستقل از ولتاژ VDS بوه و فقط به ولتاژ VGS بستگی دارد لذا از آن میتوان بعنوان منبع جریان استفاده کرد.

28. جریان در ناحیه اشباع • رابطه جریان در ناحیه اشباع بصورت شکل مقابل خواهد بود که مستقل از ولتاژ VDS است. Figure 4.12 The iD–vGS characteristic for an enhancement-type NMOS transistor in saturation (Vt = 1 V, k’nW/L = 1.0 mA/V2). Figure 4.13 Large-signal equivalent-circuit model of an n-channel MOSFET operating in the saturation region.

29. اثر محدود بودن مقاومت خروجی • دیدیم که در حالت اشباع جریان iD از ولتاژ VDS است. اما این امر در عمل صادق نبوده وبا افزایش VDS نقطه pinch off کانال از درین دورتر میشود. • در این حالت افت ولتاژ دو سر کانال در حد مقدار زیر ثابت می ماند VGS - V t = VDSsat و بقیه در ناحیه تخلیه باریکی که بین درین و کانال ایجاد میشود افت میکند. • این ولتاژ الکترونهائی را که به ناحیه تخلیه میرسند را شتاب داده و جذب درین میکند. • در اینحالت عرض کانال به اندازه کوچک میشود. این پدیده را مدولاسیون طول کانال میگویند. Channel Length Modulation Figure 4.15 Increasing vDS beyond vDSsat causes the channel pinch-off point to move slightly away from the drain, thus reducing the effective channel length (by DL).

30. اثر تغییر طول کانال در مقدار جریان • با کوچک شدن طول موثر کانال مقدار جریان درین نیز کاهش پیدا میکند. • اگر تغییر طول کانال را با VDS متناسب بدانیم: • که نشان میدهد جریان ID و ولتاژ VDS با ضریب رابطه خواهند داشت. با فرض

31. رابطه جریان خروجی و ولتاژ VDS Figure 4.16 Effect of vDS on iD in the saturation region. The MOSFET parameter VA depends on the process technology and, for a given process, is proportional to the channel length L.

32. مقاومت خروجی • میتوان تغییر مقدار جریان درین در اثر تغییرات ولتاژ VDS را بصورت یک مقاومت نشان داد: • با فرض داریم: • در این روابط ID جریان درین بدون در نظر گرفتن اثر مدولاسیون کانال است: 􀂇VA (Early voltage) = 1/λ with a typical value of 200 to 300V. 􀂇VA is proportional to L, therefore, short-channel devices .suffer more from channel-length modulation

33. مدل ترانزیستور با در نظر گرفتن مقاومت خروجی Figure 4.17 Large-signal equivalent circuit model of the n-channel MOSFET in saturation, incorporating the output resistance ro. The output resistance models the linear dependence of iD on vDSand is given by Eq. (4.22).

34. ترانزیستور PMOS Figure 4.18 (a) Circuit symbol for the p-channel enhancement-type MOSFET. (b) Modified symbol with an arrowhead on the source lead. (c) Simplified circuit symbol for the case where the source is connected to the body. (d) The MOSFET with voltages applied and the directions of current flow indicated. Note that vGS and vDS are negative and iD flows out of the drain terminal.

35. ترانزیستور PMOS • سورس به ولتاژ بالا و درین به ولتاژ کمتر وصل میشود. • ولتاژ آستانه Vt <0 و VGS نیز منفی خواهد بود. • بدنه به منفی ترین ولتاژ مدار وصل میشود.

36. اثر بدنه • برای عملکرد صحیح ترانزیستور هر دو پیوند BS وBD باید بصورت معکوس بایاس شده باشند. • معمولا بدنه یک ترانزیستور NMOS به منفی ترین ولتاژ مدار وصل میشود. • با افزایش VSB ناحیه تخلیه بین پایه و وسورس نیز بزرگتر میشود و در نتیجه در ناحیه زیر کانال پیشروی مینماید. • از آنجائیکه بار منفی زیادی در ناحیه تخلیه جمع شده در نتیجه ولتاژ لازم برای ایجاد کانال افزایش می یباد. به این اثر body Effect گفته میشود. • این اثر میتواند کارائی مدر را تاحد زیادی تحت تاثیر قرار دهد.

37. اثر حرارت • مقدار Vt به ازای هر درجه افزایش در حرارت به اندازه ~2mV افزایش پیدا میکند. • مقدار kn با حرارت کاهش پیدا میکند در نتیجه مقدار iD با افزایش جریان کاهش پیدا میکند. • برای یک مقدار ثابت از ولتاژ بایاس میتوان گفت که در حالت کلی با افزایش دما مقدار جریان iD کاهش می یابد.

38. شکست و محافظت از ورودی • با افزایش ولتاژ درین به نقطه ای میرسیم که پیونددرین وپایه بصورت بهمنی شکت پیدا میکند (بین 20 تا 150 ولت) و باعث میشودتا جریان خیلی زیادشود.(Weak avalanche) • در ترانزیستور هایی که ناحیه کانال کوچک باشد با افزایش ولتاژ درین ناحیه تخلیه گسترش زیادی پیدا کرده و تا سورس امتداد پیدا می نماید. این پدیده punch through نامیده شده و باعث افزایش زیاد جریان میشود. • پیدیده شکست دیگری وجود دارد که با افزایش ولتاژ گیت-سورس رخ میدهد ( در حدود 30 ولت). این پدیده باعث از بین رفتن عایق ناحیه گیت شده و به ترانزیستور صدمه غیر قابل برگشت میزند. (Gate-oxide breakdown) • باید توجه شودکه مقاومت ورودی MOSFET خیلی بالا و خازن ورودی آنها خیلی کم است لذا یک بار الکتریکی ساکن کم هم میتواند ولتاژ گیت را از آستانه شکست بالا برده و ترانزیستور را بسوزاند. ( ازاینرو بایدازلمس کردن ترانزیستور با دست خودداری کرد). • البته امروزه اکثر نیمه هادی های MOSFET دارای مدارات دیودی درورودی برای محافظت ازترانزیستور میباشند.

39. ترانزیستور تخلیه ای • ترانزیستور MOS به دو طریق ساخته میشود: • افزایشی و یا Enhancement • تخلیه ای و یا Depletion • در ترانزیستور تخلیه ای از ابتدا کانال در ترانزیستور تعبیه میشود. در این ترانزیستور در کانال یک ناحیه سیلیسیمی نوع N وجود دارد که نواحی n+ را به هم وصل میکند. وجود این ناحیه از پیش ساخته باعث میشود که بازای VGS=0 نیز جریان ID برقرار شود. • افزایش ولتاژ VGS باعث میشود تا عمق کانال بیشتر شود. • ولتاژ منفی نیز باعث میشود تا ناقلهای بار از کانال تخلیه شوند. وقتی که ناقلی در کانال باقی نماند جریان ID به صفر میرسد. این ولتاژ منفی مقدار Vt را مشخص میکند.

40. MOS transistors Types and Symbols D D G G S S Depletion NMOS Enhancement NMOS D D G G B S S NMOS with PMOS Enhancement Bulk Contact

41. اثر بدنه • در بسیاری کاربردها لایه بدنه (substrate) از لحاظ الکتریکی به سورس وصل میشوند در نتیجه پیوند PN بین بدنه و کانال در حالت معکوس باقی میماند. • در مدارات مجتمع که این لایه بین چندین ترانزیستور مشترک است معمولا پایه به منفی ترین ولتاژ موجود در مدار وصل میشود تا از باقی ماندن پیوند در گرایش معکوس مطمئن گردند. • ولتاژ بایاس بین سورس و پایه VSB میتواند برکار مدار تاثیر گذارد. بدین ترتیب که با منفی شدن پایه نسبت به سورس ناحیه تخلیه بزگتر میشود که برای بازگرداندن آن به حالت قبلی باید ولتاژ VGS افزایش یابد. VSB = Source Bulk voltage

42. اثر بدنه • این اثر باعث تغییر در مقدار ولتاژ آستانه Vt میشود که بصورت یک پارامتر در ولتاژ آستانه ظاهر میشود. • معادله فوق نشان میدهد که تغییر VSB سبب تغییر Vt میشود که خود موجب تغییر ID خواهد شد. • اثر ولتاژ پایه در تغییر جریان آنرا بصورت یک گیت دیگر تبدیل میکند که ممکن است عملکرد مدار را بشدت تحت تاثیر قرار دهد. ولتاژ آستانه بازای VSB=0 پارامتر فیزیکی پارامتر ساخت

43. The Threshold Voltage ولتاژی است که در آن پدیده inversion رخ میدهد Fermi Potential (-0.3 V for typical p-type silicon substrates)

44. مدل ترانزیستور برای تحلیل دستی

45. مدل سوئیچ-مقاومت • در برخی مدارات پیچیده برای تحلیل سریع مدار میتوان از مدل ساده تری برای ترانزیستور استفاده نمود که در آن ترانزیستور با یک سوئیچ و یک مقاومت سری مدل میشود. • از آنجائیکه چنین مقاومتی غیرخطی و متغییر با شرایط مداری خواهد بود برای تعریف یک مقدار متوسط برای آن که بتواند عملکرد مدار را در رنج قابل قبولی از شرایط مدل کند از مقاومت معادل زیر استفاده میشود که در آن مقدار مقاومت های ابتدا و انتهای عملکرد ترانزیستور استفاده میشود.

46. مثال • برای مثال اگر بخواهیم یک خازن را از طریق ترانزیستور NMOS از VDDتا VDD/2 دشارژ کنیم مقدار مقاومت معادل از روابط زیر بدست می آید:

47. رفتار دینامیکی ترانزیستور • رفتار دینامیکی ترانزیستور MOS بشدت متاثر از زمان لازم برای شارژ و یا خالی کردن خازنهای پارازیتی هستند که بطور ذاتی همراه هر ترانزیستور و یا خازنهای همراه با سیمهای مداراست. • این خازنها دارای سه ریشه مختلف هستند: • ساختار اصلی MOS • بار موجود در کانال • ناحیه تخلیه موجود در پیوند معکوس نواحی درین و سورس • همه خازنهای موجود در مدار غیر خطی بوده و تابعی از ولتاژ اعمالی هستند.

48. خازنهای پارازیتی موجود در ترانزیستور MOS

49. خازن ناحیه گیت • عایق بکار رفته در اکسید گیت دارای ظرفیت خازنی در واحد سطح برابر با مقدار زیر است: • با کم شدن ضخامت اکسید گیت مقدار این خازن افزایش یافته و در عوض جریان درین نیز افزایش می یابد. • مقدار کل این خازن با Cg نشان داده میشود که میتوان آنرا به دو قسمت تجزیه کرد: • بخشی از آن به بار موجود در کانال مربوط میشود • بخشی از آن ناشی از شکل ( ساختار) ترانزیستور است.

50. خازن ساختاری • در عمل بخاطر مسایل تکنیکی اکسید گیت علاوه بر ناحیه گیت مقداری هم از نواحی سورس و درین را هم میپوشاند که این امر lateral diffusion نامیده میشود. • این امر باعث میشود تا ناحیه موثر کانالL کوتاه تر از عرض ناحیه گیت Ld شود. • این همپوشانی باعث بوجود آمدن اثر خازنی بین ناحیه گیت و سورس و همچنین ناحیه گیت و درین میشود که خازن همپوشانی نامیده میشود (overlap capacitance). • مقدار این خازن خطی بوده و ثابت است. • از آنجائیکه مقدار آن به تکنولوژی وابسته است معمولا آنرا با مقدار خازن اکسید گیت ترکیب میکنند.