1 / 35

数字电路与系统

数字电路与系统. 第五章、触发器 Part 2. 第五章 @ 第五版 习题. 第五版 5.1 ； 5.2 ； 5.3 ； 5.4 ； 5.6 5.9 ； 5.11 ； 5.12 ； 5.14 5.20 ； 5.22 ； 5.25 ； 5.27. 第五章 触发器. §5.1 基本触发器和同步触发器 §5.2 脉冲触发的主从触发器 §5.3 边沿触发器 §5.4 触发器特性及功能转换 §5.5* 触发器的亚稳态现象. §5.2 脉冲触发的主从触发器. 主从 SR 触发器 主从 JK 触发器

neviah
Télécharger la présentation

数字电路与系统

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 数字电路与系统 第五章、触发器 Part 2

  2. 第五章@第五版 习题 第五版 • 5.1；5.2；5.3；5.4；5.6 • 5.9；5.11；5.12；5.14 • 5.20；5.22；5.25；5.27

  3. 第五章 触发器 §5.1 基本触发器和同步触发器 §5.2 脉冲触发的主从触发器 §5.3 边沿触发器 §5.4 触发器特性及功能转换 §5.5* 触发器的亚稳态现象

  4. §5.2 脉冲触发的主从触发器 • 主从SR触发器 • 主从JK触发器 • 可以用主从JK触发器构成主从D, T, T’触发器 （参见§5.4所述内容）

  5. SD S Q CK Q R RD 容易混淆，注意甄别 传统符号 “”表示延迟输出 §5.2.1 主从SR触发器 • 电路结构

  6. §5.2.1 主从SR触发器 • 工作原理 • 主从触发：主、从触发器的触发翻转分为两个节拍 • 主触发器在CP=1期间 QM和 的状态仍然会随S, R多次翻转 • 从触发器的翻转在CP由1变0的时刻（CP下降沿，采样主触发器的状态） • CP一旦变为0后，主触发器被封锁，其状态不再受R, S影响 • 从触发器不会多次翻转现象（克服了CP=1期间触发器输出状态可能多次翻转的问题）

  7. §5.2.1 主从SR触发器

  8. 主从RS 1S C1 1R §5.2.2 主从JK触发器 讨论：如何避免RS=1造成的不定状态？ • RS触发器状态方程： • 状态反馈 • 代入方程 1

  9. Q Q 1S C1 1R 1S C1 1R CP §5.2.2 主从JK触发器 讨论：如何避免RS=1造成的不定状态？ • RS触发器状态方程： • 状态反馈 • 代入方程 2

  10. Q Q 1S C1 1R 1S C1 1R R S CP J K Q Q §5.2.2 主从JK触发器 讨论：如何避免RS=1造成的不定状态？ • RS触发器状态方程： • 状态反馈 • 代入方程 3

  11. 0 1 0 1 1 1 §5.2.2 主从JK触发器 • 卡诺图 • RS触发器 • 主从JK触发器 • （根据状态方程填写卡诺图） SR 00 01 11 10 Qn 0 0 0 × 1 1 1 0 × 1 JK 00 01 11 10 Qn 0 0 0 1 1 1 1 0 0 1 1

  12. 1 0 1 0 1 1 §5.2.2 主从JK触发器 • 卡诺图 • RS触发器 • 主从JK触发器 • （根据状态方程填写卡诺图） SR 00 01 11 10 Qn 0 0 0 × 1 1 1 0 × 1 JK 00 01 11 10 Qn 0 0 0 1 1 1 1 0 0 1 2

  13. CP 状态表 激励表 J K Qn+1 Qn Qn+1 J K 0 0 Qn 0 0 0 × 1 0 1 0 1 1 × 0 1 0 1 0 × 1 1 1 Qn 1 1 × 0 §5.2.2 主从JK触发器 • 电路图符号 • 特性方程（状态方程）与状态表 • 状态转移图与激励表

  14. CP J K Q主 Q从 t1 t2 t3 t4 t5 t6 t7 t8 §5.2.2 主从JK触发器 • 动作特点 • 主从——下降沿（后沿）触发 • CP=1 期间，如果J、K端激励信号发生变化，是否还能满足JK触发器的 逻辑功能表 呢？

  15. 动作特点（续） • 主触发器在CP从低电平到高电平的时刻，并在整个高电平的时段内，主触发器的状态可以改变一次，并且只能改变一次； • “主从复合”从触发器的状态变化； • 说明：主从JK触发器的一次性变化现象 • 如果在时钟脉冲正跳变的时刻，主触发器在J, K, Q从, Q从的作用下发生了一次改变，那么在CP=1期间，无论J,K发生什么变化，都不引起主触发器状态变化； • 如果主触发器在时钟脉冲的正跳变没有发生变化，那么在CP=1期间，J,K变化就可能引起主触发器的变化；但无论J,K如何变化，主触发器只能发生一次变化；即：如果这种变化发生，只能与原状态相反，不会再翻转过来。

  16. 对触发脉冲的宽度，J、K端激励信号有何要求？对触发脉冲的宽度，J、K端激励信号有何要求？ 动态特性 建立时间 setup 定义：输入信号应至少先于CP信号到达的时间。 tset 保持时间 holdup 定义：为了保证触发器可靠翻转，输入信号需要持续的一段时间。 thold 传输延迟时间 最高时钟频率 对于主从JK触发器 根据电路结构，考虑—— 主、从的同步RS动态特性 §4.2.2 主从JK触发器

  17. 建立时间 J、K信号至少应在CP下降沿前2tpd时间已稳定建立 保持时间 thold要的大于CP的下降时间tf 传输延迟时间 说明： —— 满足主触发器（同步触发器）的输入信号宽度； ——CP经一级反相门到从触发器，从触发器采样到主触发器建立的值。 —— 尽管CP下降沿到达时主触发器已经翻转完毕，输入状态无须继续保持，但为了使此时输入选通门避免竞争冒险，需要在CP变成低电平后，J、K才允许变化（仅只规定） —— 从下降沿开始到输出新状态稳定建立起来的时间 主从JK触发器的动态特性

  18. 第五章 触发器 §5.1 基本触发器和同步触发器 §5.2 脉冲触发的主从触发器 §5.3 边沿触发器 §5.4 触发器特性及功能转换

  19. §5.3 边沿触发器 • 为了提高触发器的抗干扰能力，希望触发器的次态仅仅取决于CP信号的沿（上升沿和下降沿）到达时刻的输入信号的状态，而在此之前和之后输入状态的变化对次态没有影响。 • 维持-阻塞 边沿D触发器 • CMOS主从结构 边沿触发器 • 利用传输延迟时间的边沿触发器

  20. Q Q G1 G2 置1维持线 置0阻塞线 置1阻塞线 置0维持线 0 G5 G6 G3 G4 0 1 S R S CP R §5.3.1 维持—阻塞边沿D触发器

  21. 置0阻塞线 置 1阻塞线 §5.3.1 维持—阻塞边沿D触发器 • 单端输入 Q Q Q Q G1 G2 置0维持线 置1维持线 G5 G6 G5 G3 G4 S R S D CP R CP R

  22. SD S Q D 1D CP C1 Q R RD §5.3.1 维持—阻塞边沿D触发器 • 电路图符号 国标（美标）符号 国标符号 “>” 表示边沿触发动作 美标符号

  23. 状态表 D Qn+1 0 0 1 1 激励表 Qn Qn+1 D 0 0 0 0 1 1 1 0 0 1 1 1 §5.3.1 维持—阻塞边沿D触发器 • 特性方程（状态方程）与状态表 • 状态转移图与激励表 CP

  24. 动态特性 建立时间 保持时间 传输延迟 最高时钟频率 §5.3.1 维持—阻塞边沿D触发器

  25. §5.3.1 维持—阻塞边沿D触发器 • 动态特性 • 建立时间 • 电路特点：CP是加在G3和G4上的； • CP到达前， G5和G6的输出必须稳定地建立； • D端的输入信号必须先于CP的上升沿到达；

  26. 0 置0阻塞 1 1 1 置1阻塞 1 0 §5.3.1 维持—阻塞边沿D触发器 • 动态特性 • 保持时间 • 为了实现边沿触发，应保证CP=1期间G6的输出始终不变；或者使G6的变化受到输入控制门的封锁； • 考虑阻塞线。 • D=0 thold,H≥tpd （封锁G6） • D=1 thold,L = 0 （封锁G4）

  27. §5.3.2 CMOS主从结构边沿触发器 • 电路结构 • 两级：主触发器和从触发器； • 每一级：由“门闩”和输入线、反馈线上的传输门构成； • CP电平作为传输门的控制信号…

  28. §5.3.2 CMOS主从结构边沿触发器 • 工作原理 • CP=0时，TG1接通，TG2关闭，主触发器“直通”输入信号，Q1=D； • CP=0时，TG4接通，TG3关闭，输出维持不变(从)。 • 当CP从0变成1，上升沿……

  29. §5.3.2 CMOS主从结构边沿触发器 • 工作原理（全） • CP=0时，TG1接通，TG2关闭，主触发器接收输入信号，Q1=D； • CP=0时，TG4接通，TG3关闭，输出维持不变(从)。 • CP由0变1时，TG1关闭，TG2接通，切断前!Q1的状态被主触发器锁存——即：Q1保持CP上升沿到达前瞬间的输入端D的状态; • CP=1，TG3接通，TG4关闭，输出维持不变（主）。 • 改变CP控制端的极性，可构成下降沿触发。 • 上升沿触发，发生“输入到输出的复合”； • 输出转换也发生在上升沿。

  30. §5.3.3 利用传输延迟时间的边沿触发器 • 电路结构 • G1~G3、G4~G6组成基本RS触发器，G7、G8为导引门，其延迟时间大于基本RS触发器的翻转时间。 • 注意G2和G6门，有时钟控制端CP的输入。

  31. §5.3.3 利用传输延迟时间的边沿触发器 • CP=1期间：

  32. §5.3.3 利用传输延迟时间的边沿触发器 • CP由1跳变0时，首先封锁G2、G6两个与门，基本RS触发器等效为： • 由于延迟时间大，CP下跳时， G7、G8门的输出还没有变化，由基本RS触发器特性方程： • 此后，G7、G8门也被封锁，J、K的变化不再起作用。 • CP下降沿触发。

  33. 讨论 电平触发 v.s.脉冲主从RS v.s.脉冲主从JK v.s.边沿触发 • 电平触发 • 多次翻转； • 主从RS触发 • 从触发器的状态不会多次翻转，输出状态在一个时钟周期（相位从下降沿开始）内稳定不变；主触发器仍可能多次翻转； • 主从JK触发 • 一次性改变：一个CP内主触发器可以改变一次，也只能改变一次； • 边沿触发 • 为了提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于CP信号下降沿（或上升沿）到达时刻输入信号的状态； • 在此之前和之后，输入信号的变化对触发器的次态没有影响。

  34. 2 n/a 1, 2 2 2, 3 n/a ≥tf 3, 4 2 下降沿前 从下降沿 2 1, 0 3, 2 讨论 • 动态特性（回顾） 建立时间 （输入信号宽度） 类型 保持时间 传输延迟 基本RS 同步RS 脉冲主从JK 维阻D 单位：逻辑门平均延迟 tpd

  35. 课程信息 • 教师：李峭 • 新主楼 F-710 • e-Mail: liqbuaa@ee.buaa.edu.cn（可预约答疑） • 电话: 8233.8894分机803 • 助教 • 21班：李铮 （新主F-711） • 22班：尚文轩 （同上） • 23班：杨洁 （同上） • 周三下班之前，交上周作业

More Related