实验五总线基本实验

实验五总线基本实验 • 总线是计算机各部件进行数据传输的公共通路，是一组导线和相关的控制、驱动电路的集合 • 计算机各个部件都挂接在总线上 • 同一时刻只能有一个部件占用总线发送信息，但可以有多个部件通过总线接收信息

实验五总线基本实验 • 按总线传送信息的类型划分 • 数据总线（Data Bus） • 传输数据信息，双向三态 • 其宽度决定了其数据传输能力 • 例如，ISA总线为8/16位，PCI总线为32/64位 • 地址总线（Address Bus） • 传输地址信息，单向三态 • 其宽度决定了微机系统的寻址能力 • 例如，ISA为24位，可寻址16MB；PCI为32/64位，可寻址4GB/224TB • 控制总线（Control Bus） • 传输控制信号、时序信号和状态信号 • 特点各异：三态、入/出/双向等特性均不相同

实验五总线基本实验 • 按总线的层次结构分类 • CPU总线/前端总线（FSB） • 直接由CPU引脚引出的总线，例如，P4 CPU与北桥之间的总线 • 局部总线（出现在80386以后的微机系统中） • CPU总线与系统总线之间 • 一侧通过北桥与CPU总线连接，另一侧通过南桥与系统总线连接，例如PCI总线 • 系统总线 • 与总线扩展槽连接的总线，如ISA和EISA总线 • 外部总线 • 主机与外设之间的总线，如USB和IEEE1394 • AGP，专用视频接口，专用于显卡与内存之间的数据传输 • SCSI，小型计算机系统接口，可连接15台外设 • IDE/EIDE，外部存储设备接口，每个接口可连接2台设备

实验五总线基本实验 • 按总线数据传送的格式分类 • 并行总线 • 有多根数据线，可并行传输多个二进制位，通常为一个或多个字节，其位数称为该总线的数据通路宽度 • 串行总线 • 只有一根数据线，只能逐位传输数据，例如USB总线

实验五总线基本实验 • 按总线时序控制方式分类 • 同步总线 • 数据传输按照严格的时钟周期，一般设置同步定时信号，如时钟同步、读写信号等 • 同步总线控制比较简单，但时间利用率不高，应用于各部件间数据传输时间差异较小的场合 • 异步总线 • 数据传输没有固定的时钟周期定时，采用应答方式运作，操作时间根据不同的指令而不同 • 异步总线应用于各部件间数据传输时间差异较大的场合，时间利用率较高，但控制相对复杂

实验五总线基本实验 • 按总线传输方向分类 • 单向总线 • 数据信息只能是从一个部件流向其他部件 • 双向总线 • 数据信息可以有选择地接收其他部件/设备的信息，也可以将信息发送到其他设备 • 通常靠数据三态门的高低电平来控制，通过总线读写数据

实验五总线基本实验 • 总线的主要性能指标 • 总线带宽（B/s，MB/s ） • 即标准传输率，指总线上每秒传输的最大字节数 • 总线位宽（bit） • 指一次总线操作中通过总线传送的数据位数，常用8/16/32/64等 • 工作频率（Hz，MHz） • 总线工作的频率越高,带宽越宽 • 总线带宽=（总线位宽/8）工作频率

实验五总线基本实验 • 系统各部件与总线的连接方式 • 单总线连接方式 • 双总线连接方式 • 多总线连接方式

实验五总线基本实验 • 单总线连接方式 • CPU、主存和I/O设备同挂接在一条总线上 • 结构简单，易于扩展 • 高速的存储器与低速的I/O接口竞争总线，影响存储器的读写速度，数据传输效率受限制

实验五总线基本实验 • 双总线连接方式 • 在单总线结构基础上，增加一条CPU和主存之间的高速存储总线，减轻系统总线的负担 • 内存和外设之间仍然通过系统总线实现DMA操作，无须经过CPU

实验五总线基本实验 • 三总线连接方式 • 在双总线结构基础上，增加I/O处理器 • 统一管理多个I/O接口，大大提高传输效率

CPU 前端总线存储器总线 AGP总线北桥主存储器 AGP显卡 PCI总线磁盘控制器网络卡 PCI接口卡南桥键盘、鼠标、串并行口 USB卡 ISA总线声卡 ISA接口卡 MODEM卡实验五总线基本实验 • 现代微型计算机的多总线结构

实验五总线基本实验 • 总线通信方式 • 同步通信 • 采用时钟周期作为同步定时信号，收、发双方严格地按统一的基准时钟信号执行相应的动作 • 由于时间利用率比较低，不适合于在同一系统中既有高速部件又有低速部件的环境 • 适用于各部件存取速度差异比较小的情况，其同步时钟由存取速度最慢的部件来决定 • PCI总线属于同步方式总线

时钟周期 时钟地址数据总线周期总线周期实验五总线基本实验 • 同步通信方式时序

实验五总线基本实验 • 总线通信方式 • 异步通信 • 采用请求/应答方式实现总线传输操作，没有固定时钟周期和时钟同步信号 • 可以根据部件工作需要调整时间长短，时间利用率较高，控制更复杂

地址/数据 (发送方)请求 (接收方)应答实验五总线基本实验 • 异步通信方式时序

实验五总线基本实验 • 异步通信的请求/应答方式 • 非互锁 • 发送方的请求信号和接收方的应答信号仅由设备自身定时，彼此之间不存在联锁关系 • 半互锁 • 发送方的请求信号在收到接受方的应答信号后结束，而接收方的应答信号仅由设备自身定时 • 全互锁 • 发送方的请求信号在收到接受方的应答信号后结束，而接收方的应答信号在获知请求信号结束后撤销，彼此之间互相联锁 • 时间安排紧凑，但实现较复杂

实验五总线基本实验 • 异步通信三种请求/应答方式示意图

实验五总线基本实验 • 总线仲裁 • 总线主设备 - 对总线有控制权 • 总线从设备 - 对总线无控制权 • 总线通信原则 • 通信前由主模块发请求 • 同一时刻只允许一对模块间通信 • 模块同时使用总线时,由总线控制器按判优原则决定哪个模块使用总线. • 总线判优方式 • 集中式：总线控制逻辑集中的一处 • 分布式：总线控制逻辑分布在连接总线的各部件或设备中.

实验五总线基本实验 • 集中控制的三种常见优先权仲裁方式 • 链式查询方式 • 计数器定时查询方式 • 独立请求方式

实验五总线基本实验 • 链式查询方式 • 用3条控制线进行控制 • BS(总线忙)；BR(总线请求)；BG(总线允许) • 将BG串行地从一部件(I/O接口)送到下一个部件,直到到达有请求的部件为止 • 优先权位置:离总线控制器最近的部件具有最高使用权,离它越远,优先权越低

实验五总线基本实验 • 链式查询方式

实验五总线基本实验 • 计数器定时查询方式 • 总线上的任一设备要求使用总线时,通过BR线发出总线请求 • 中央仲裁器接到请求信号以后,在BS线为”0”的情况下让计数器开始计数,计数值通过一组地址线发向各设备 • 每个设备接口都有一个设备地址判别电路,当地址线上的计数值与请求总线的设备地址相一致时,该设备置“1”BS线,获得了总线使用权,此时中止计数查询

实验五总线基本实验 • 计数器定时查询方式

实验五总线基本实验 • 独立请求方式 • 工作原理：每一个共享总线的设备均有一对总线请求线BRi和总线授权线BGi. 当设备要求使用总线时,便发出该设备的请求信号.总线控制器中的排队电路决定首先响应哪个设备的请求,给设备以授权信号BGi。 • 优点：响应时间快,确定优先响应的设备所花费的时间少,用不着一个设备接一个设备地查询。 • 其次,对优先次序的控制相当灵活，可以预先固定也可以通过程序来改变优先次序;还可以用屏蔽(禁止)某个请求的办法,不响应来自无效设备的请求。

实验五总线基本实验 • 独立请求方式

实验五总线基本实验 • 三种仲裁方法控制线数目的比较 • 链式查询方式——只用两根线 • 计数器定时查询方式——大致用㏒2n根线,n是允许接纳的最大部件数 • 独立请求方式——要用2n根线

实验五总线基本实验 • 实验目的 • 了解系统总线工作方式 • 掌握总线数据传输和控制特性 • 实验原理 • 寄存器、存储器和I/O部件挂接到总线 • 各部件由三态门信号控制 • 数据主要流程：输入寄存器存储器输出LED指示

实验五总线基本实验 • 实验原理图

实验五总线基本实验 • 实验接线图

R0 —> 主存 主存 —> LED 实验五总线基本实验 • 实验步骤 • 连接实验线路（P78图） • SW-B高，CS高，R0-B高，LED-B高 • LDAR低，LDR0低，W/R高 • SW-B低，INPUT置数，LDR0上升沿 • SW-B低，INPUT置数，LDAR上升沿 • SW-B高， R0-B低 • W/R(RAM)低，CS低 • CS高，R0-B高 • W/R(RAM)高， CS低， LED-B低， W/R(LED)上升沿 input —> R0 input —> AR

实验五 总线基本实验