1 / 24

数字逻辑电路

数字逻辑电路. 第 3 章 组合逻辑电路. 第 3 章 组合逻辑电路. 3.1 概述 3.2 算术运算电路 3.3 信号变换电路. 3.1 概述 一、逻辑电路的分类和特点 数字逻辑电路按其电路结构可分为两大类：组合逻辑电路、时 序逻辑电路。 组合逻辑电路的电路结构特点是： （ 1 ）电路中没有记忆元件； （ 2 ）输出与输入之间或电路内部没有反馈路径。 由上述的电路结构导致的逻辑功能特点是：输出的逻辑状态只 取决于该时刻各输入逻辑状态的组合，而与该电路以前的逻辑状态

wayne
Télécharger la présentation

数字逻辑电路

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 数字逻辑电路 第3章 组合逻辑电路

  2. 第3章 组合逻辑电路 3.1 概述 3.2算术运算电路 3.3信号变换电路

  3. 3.1 概述 一、逻辑电路的分类和特点 数字逻辑电路按其电路结构可分为两大类：组合逻辑电路、时 序逻辑电路。 组合逻辑电路的电路结构特点是： （1）电路中没有记忆元件； （2）输出与输入之间或电路内部没有反馈路径。 由上述的电路结构导致的逻辑功能特点是：输出的逻辑状态只 取决于该时刻各输入逻辑状态的组合，而与该电路以前的逻辑状态 没有关系，也不影响该电路以后的逻辑状态。 组合逻辑电路的表示方法有：逻辑电路图、逻辑函数表达式、 真值表、卡诺图等形式，它们之间可以互为推导或演变。

  4. 3.1 概述 二、组合逻辑电路的分析方法 分析组合逻辑电路的主要任务是根据其逻辑电路图确定其逻辑 功能。一般步骤是： ①由逻辑电路图写出该逻辑电路的输出端与所有输入端之间相 应关系的逻辑函数表达式。 ② (利用卡诺图)化简和/或(利用基本规则)变换逻辑表达式。 和/或③列出真值表。 ④根据真值表和/或逻辑函数表达式对逻辑电路进行分析，从 而确定该逻辑电路的逻辑功能，并加以简单说明。

  5. & & & & F2 F1 F0 F3 A0 表3.2 例3.2之真值表 A1 输 入 输 出 & A0 A1 F0 F1 F2 F3 & F0=A0A1 F1=A0A1 F2=A0A1 F3=A0A1 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 图3.2 例3.2之 逻辑电路图 1 1 0 0 0 1 3.1 概述 二、组合逻辑电路的分析方法 例3.2 分析图3.2所示逻辑电路的逻辑功能。 解：①由图3.2所示的逻辑电路图写出如下所示的逻辑函数表达式。 （因无需简化所得逻辑函数表达式，故省略了②） ③列出如表3.2所示的真值表。 ④分析真值表得知此逻辑电路为2线-4线译码器。

  6. 3.1 概述 三、组合逻辑电路的设计方法 组合逻辑电路的设计过程与其分析过程恰好相反。组合逻辑电路设计 的一般步骤如下： ①理解设计任务；确定输入变量、输出变量；分析输出与输入之间的 因果关系；列出真值表。 ②由真值表画出卡诺图。 ③利用卡诺图化简，由此写出逻辑函数表达式，若有需要则进行变换 得到最终逻辑函数表达式。 ④依据最终逻辑函数表达式画出逻辑图。 至此，逻辑电路原理设计的工作任务就完成了，实际的设计工作还应 包括集成电路芯片的选择、电路板工艺设计、安装、调试等内容。

  7. 表3.3 例3.的真值表 PA PB RA RB F 0 0 0 0 1 输血者 O A B AB 受血者 O A B AB 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 0 0 1 0 1 1 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 图3.3 例3.3的血型配合图 1 0 0 1 0 1 0 1 0 1 1 0 1 1 1 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0 1 1 1 1 1 3.1 概述 例3.3 人类有O、A、B、AB四种血型。O型输血者可以输给任意血 型的受血者，但只能接受O型血；AB型输血者只能输给AB血型的 受血者，但能接受任意血型血。输血者与受血者的血型配合如图3.3 所示。请用与非门设计一个血型关系检测电路。 解：①理解血型关系，确定输入变 量PA、PB为输血者的血型， RA、RB为受血者的血型， 根据图3.3的血型配合图列出 表3.3的真值表。 ②由表3.3的真值表画出卡诺图。

  8. RA RB 00 01 11 10 PA PB 00 01 11 10 F=PAPB＋RARB＋PARB＋PBRA =PAPB·RARB·PARB·PBRA 1 1 1 1 0 1 1 0 0 0 1 0 0 0 1 1 卡诺图 & 1 PA 1 & & F PB & RA & RB 图3.4 例3.3之逻辑电路图 3.1 概述 ③利用卡诺图化简，由此写出逻辑函数表达式，并变换成与非 门组合形式，见如下的卡诺图及逻辑函数表达式。 ④依据最终逻辑函数表达式 画出如图3.4的例3.3之逻 辑电路图。

  9. 半加器的逻辑函数表达式如下所示： S=AB+AB C=AB (a) 逻辑图 (b) 逻辑符号 图3.7 半加器 3.2 算术运算电路 一、半加器电路 半加器仅考虑两个加数本身的相加，而不考虑来自低位的进位。

  10. Si=Ai＋Bi＋Ci-1 Ci=AiBi＋BiCi-1＋AiCi-1 (a) 全加器的逻辑图 (b) 全加器的逻辑符号 图3.8 全加器的逻辑图和逻辑符号 3.2 算术运算电路 二、全加器电路 全加器是完成两个二进制数Ai和Bi及相邻低位的进位Ci-1相加的 逻辑电路。 半加器的逻辑函数表达式如下所示：

  11. 表3.7 CC4581功能表 24 23 22 21 20 19 18 17 16 15 14 13 UDD A1 B1 A2 B2A3 B3 G C0 P A=B F3 CC4581 B0 A0 S0 S1 S2 S3 C1 MC F0 F1 F2 Uss 1 2 3 4 5 6 7 8 9 10 11 12 图3.9 CC4581 集成算术/逻辑运算单元的引脚图 3.2 算术运算电路 三、集成算术/逻辑运算单元 集成算术/逻辑运算单元 （ALU）能够完成一系列算 术运算和逻辑运算。由表3.7 可知，二进制集成算术/逻辑 运算单元CC4581能够进行16 种算术和逻辑运算，并有清零 和预置功能。

  12. 表3.8 10进制→8421 BCD编码器 的真值表 或门组成的编码器 输 入 输 出 I Y3 Y2 Y1 Y0 0 (I0) 0 0 0 0 1 (I1) 0 0 0 1 2 (I2) 0 0 1 0 3 (I3) 0 0 1 1 4 (I4) 0 1 0 0 5 (I5) 0 1 0 1 6 (I6) 0 1 1 0 (b) 由(a)经反演规则得到与非门组成的编码器 7 (I7) 0 1 1 1 8 (I8) 1 0 0 0 图3.10 十进制→BCD编码器电路图 9 (I9) 1 0 0 1 3.3 信号变换电路 一、编码器 1. 10进制→8421 BCD编码器 10进制→8421 BCD编码器的 真值表见表3.8；其逻辑图见图3.10 所示（其中的I0是隐含的）。

  13. 16 15 14 13 12 11 10 9 UDD NC(D0) D D3 D2 D1 D9 A CC40147 D4 D5 D6 D7 D8 C B USS 1 2 3 4 5 6 7 8 图3.11 CC40147 10线—4线 8421BCD 优先编码器 3.3 信号变换电路 2. 优先编码器 优先编码器是当多个输入端同时有信号时，电路只对其中优先 级别最高的输入信号进行编码。表3.10是10线-4线8421 BCD码优 先编码器CC40147的 真值表。 表3.9 CC40147的真值表

  14. 表3.10 4线—10线CC4028/74HC154的真值表 输 入 输 出 A3 A2 A1 A0 Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 0 0 0 0 1 1 1 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 1 1 0 0 0 0 0 0 0 0 0 1 0 1 0 × × × × × × × × × × 1 0 1 1 × × × × × × × × × × 1 1 0 0 × × × × × × × × × × 1 1 0 1 × × × × × × × × × × 1 1 1 0 × × × × × × × × × × 1 1 1 1 × × × × × × × × × × 3.3 信号变换电路 二、译码器 译码器的功能正好与编码器相反。 1. 8421 BCD码→十进制译码器 把8421BCD码翻 译成10个十进制数字 信号输出的电路，称 为二－十进制译码器。 其真值表见表3.10。

  15. (a)引脚排列图 (b)逻辑功能示意图 图3.13集成4线-10线译码器CC74HC42 3.3 信号变换电路 二、译码器 • 集成4线-10线译码器 图3.13所示的是8421 BCD输入的集成4线-10线译码器 CC74HC42的引脚排列图和逻辑功能示意图。 CC74HC42的输出 为反变量，低电平有效。 CC74HC42 CC74HC42

  16. a b c d e f g h (a)共阳极 BS211 BS212 10 9 8 7 6 g f UCC a b 10 9 8 7 6 g f a b (a)共阴极 BS201 BS202 a f b g e c d a f g b e d c e d UCC c h 1 2 3 4 5 e d c h 1 2 3 4 5 a b c d e f g h ＋5V 3.3 信号变换电路 二、译码器 3. 8421BCD码→7段十进制数码的显示译码器 8421BCD码→7段十进制数码的显示译码器用来驱动各种显示器件，从而将 二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电 路，称为显示译码器。 ⑴数码显示器 显示器件的种类很多，在数字电路中最常用的显示器是半导体显示器（又称 为发光二极管显示器LED）和液晶显示器（LCD）。从宏观而言，它们都可以显 示数字、字 母、文字和图形等。

  17. 3.3 信号变换电路 二、译码器 3. 8421BCD码→7段十进制数码的显示译码器 ⑵ 8421BCD码→7段十进制数码 的显示译码器 设计显示译码器首先要考虑显示 器的字形，现以驱动共阴极的7段发 光二极管的二→十进制译码器 CC4511芯片为例，具体说明显示译 码器的设计过程。 ①根据共阴极的特点填写出真值表， 如表3.11所示 。 表3.11 7段显示译码器CC4511的真值表

  18. a = A3＋A2A0＋A1A0＋A2A0 b = A2＋A1A0＋A1A0 c = A2＋A1＋A0 d = A2A0＋A1A0＋A2A1＋A2A1A0 e = A2A0＋A1A0 f = A3＋A1A0＋A2A1＋A2A0 g = A3＋A1A0＋A2A1＋A2A1 A1A0 00 01 11 10 A3A2 00 01 11 10 1 0 1 1 0 1 1 0 × × × × 图3.15 笔划段a的卡诺图 1 1 × × 3.3 信号变换电路 二、译码器 3. 8421BCD码→7段十进制数码的显示译码器 ⑵ 8421BCD码→7段十进制数码的显示译码器 ②每个笔划分别作出卡诺图。以笔划段a为例见图3.15。 ③按笔划段分别进行化简，从而得到所有笔划段的逻辑 函数表达式,如下所示：

  19. 3.3 信号变换电路 二、译码器 3. 8421BCD码→7段十进制数码的显示译码器 ⑵ 8421BCD码→7段十进制数码的显示译码器 ④ 依据上述的逻辑函数表达式画出逻辑电路图。见p.86的图3.16。

  20. 输 入 输 出 Y 1 × × 0 0 0 0 D0 0 0 1 D1 0 1 0 D2 0 1 1 D3 逻辑电路图 逻辑符号图 图3.18 双四选一数据选择器CC4539 3.3 信号变换电路 三、数据选择器 1. 数据选择器的工作原理 数据选择器按需要从多路输入 中选择一路输出，根据输入端的 个数有四选一、八选一等。其功 能相当于单刀多掷开关。因而数 据选择器有 “多路转换开关”之名。 2. 集成数据选择器的举例 ①图3.18所示的是双4线－1线 （即四选一）选择器CC4539其中 之一个的(a)逻辑图、(b)符号图和 (c)功能表。 (c) 功能表

  21. A2 A1 A0 W 1 × × × 0 0 0 0 0 D0 0 0 0 1 D1 0 0 1 0 D2 E W W W 0 0 1 1 D3 0 1 0 0 D4 16 9 UCC D4 D5 D6 D7 A0 A1 A2 5 16 W 0 1 0 1 D5 74HC151 74HC151 D3 D2 D1 D0 W GND 1 8 E E A0 A1 A2 D0 D1 D2 D3 D4 D5 D6 D7 7 11 10 9 4 3 2 1 15 14 13 12 0 1 1 0 D6 0 1 1 1 D7 (a) 引脚图 (b) 符号图 图3.19 74HC151数据选择器 (c) 功能表 3.3 信号变换电路 三、数据选择器 ②CC74HC151是一种典型的8线－1线（即八选一）数据选择器，图3.19所 示的是CC74HC151的(a)引脚图、(b)符号图和(c)功能表。它有三个地址端 A2A1A0，可选择D0~D7八个数据，具有两个输出端W和 。

  22. A0 A1 A2 A7 Y (A,B,C) 图3.23 数据分配器的工作原理 3.3 信号变换电路 四、数据分配器 数据分配器的功能正好与数据选择器相反。 1. 数据分配器的工作原理 数据分配器又称1路对多路模拟开关，是数据选择器的逆过程，即将一路输入 变为多路输出的电路。

  23. 4 2 5 1 12 15 14 13 A7 A6 A5 A4 A3 A2 A1 A0 16 9 UDD A2 A1 A0 A3 A B C CC4051 CC4051 A4 A6 Y A7 A5 INH UCC USS 1 8 Y A B C 3 11 10 9 (a) 引脚图 (b) 符号图 (c) 功能表 图3.19CC4051数据选择器 3.3 信号变换电路 四、数据分配器 2. 集成数据选择器的举例 图3.19是1对8路数据分配器CC4051的(a)引脚图、(b)符号图和(c)功能表。

  24. 实验二 与非门多数表决器

More Related