1 / 21

Realizzazione schede elettroniche

Realizzazione schede elettroniche. TECNOLOGIA: Schede multistrato e Flip-chip. Realizzazione schede elettroniche: TECNOLOGIA. Collocazione della realizzazione della scheda nel processo di fabbricazione di un Sistema a Microprocessore. Realizzazione schede elettroniche: TECNOLOGIA.

clarke
Télécharger la présentation

Realizzazione schede elettroniche

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Realizzazione schede elettroniche TECNOLOGIA: Schede multistrato e Flip-chip

  2. Realizzazione schede elettroniche: TECNOLOGIA Collocazione della realizzazione della scheda nel processo di fabbricazione di un Sistema a Microprocessore

  3. Realizzazione schede elettroniche: TECNOLOGIA Obiettivo della realizzazione della scheda: Chip: velocità interne molto alte ↓ Colloquio tra i componenti nella maniera più veloce ed efficace possibile

  4. Realizzazione schede elettroniche: TECNOLOGIA Passi nella realizzazione della scheda: Packaging componenti ↓ Connessione dei componenti alla scheda ↓ Interconnessione tra i componenti

  5. Realizzazione schede elettroniche: TECNOLOGIA Passi nella realizzazione della scheda:

  6. Realizzazione schede elettroniche: TECNOLOGIA PACKAGING • WIRE BONDING • Collegamento tra pad e pin esterni tramite fili in oro • Minore costo • Maggiori dimensioni • Minori prestazioni • FLIP-CHIP BONDING • Saldatura diretta tra pad e scheda con sfere di giunzione • Maggiore costo • Minori dimensioni • Migliori prestazioni

  7. Realizzazione schede elettroniche: TECNOLOGIA PACKAGING • WIRE BONDING FLIP-CHIP BONDING

  8. Realizzazione schede elettroniche: TECNOLOGIA WIRE BONDING • S.M.D. • Minori dimensioni (1/10) • Migliori prestazioni • Costi maggiori • Tecnica di montaggio SMT – Surface Mount Technology (leaded) • TRADIZIONALE • Maggiori dimensioni • Peggiori prestazioni • Costi minori • Tecnica di montaggio PTH – Pin Through Hole • Schede a 1 faccia, a doppia faccia o multistrato

  9. Realizzazione schede elettroniche: TECNOLOGIA PTH - SMD Componenti: 1 faccia Componenti: 2 facce

  10. Realizzazione schede elettroniche: TECNOLOGIA Schede multi-strato • Realizzazione schede a doppia faccia tranne prima e ultima (solo faccia interna): • substrato isolante (vetronite) • strato di rame incollato con collante termoadesivo • serigrafia delle piste di interconnessione • asportazione chimica materiale in eccesso

  11. Realizzazione schede elettroniche: TECNOLOGIA Schede multi-strato 2. Allineamento e sovrapposizione delle schede (separate da fogli di pre-preg) 3. Pressatura termica del sistema (tempi e temperature predeterminati) → unica scheda 4. Realizzazione facce più esterne 5. Foratura 6. Metallizzazione dei fori (deposizione galvanica)

  12. Realizzazione schede elettroniche: TECNOLOGIA Schede multi-strato 7. Protezione delle zone delle facce esterne non destinate a saldatura (solder resist) 8. Eventuale serigrafia di scritte,disegni,indicazioni

  13. Realizzazione schede elettroniche: TECNOLOGIA FLIP - CHIP Sfruttamento dell’area sottostante alla superficie attiva del chip Sfere / colonne in lega Piombo-Stagno Tecnologia Grid Array

  14. Realizzazione schede elettroniche: TECNOLOGIA FLIP – CHIP: Vantaggi • - Superficie occupata (solamente quella del die) • Altezza (non ci sono archi di fili in oro, quindi niente resina protettiva di package) • Peso • Velocità di comunicazione (lunghezza connessione 0.1 mm rispetto 5 mm SMT, quindi impedenza molto minore) • Riduzione rumore sulla alimentazione (portata direttamente dentro al chip)

  15. Realizzazione schede elettroniche: TECNOLOGIA FLIP – CHIP: Tecniche di connessione Ball Grid Array Column Grid Array

  16. Realizzazione schede elettroniche: TECNOLOGIA FLIP – CHIP: Tecniche di connessione Ceramic BGA - CBGA Ceramic CGA – CCGA - Minore espansione termica - Maggiore esperienza e quindi affidabilità • Plastic BGA – PBGA • Minori costi del materiale • Minori costi dei processi realizzativi (minori temperature) • Minore dissipazione calore

  17. Realizzazione schede elettroniche: TECNOLOGIA FLIP – CHIP: Processi produttivi

  18. Realizzazione schede elettroniche: TECNOLOGIA • FLIP – CHIP: Processo produttivo convenzionale • Flux Dip, Pick & Place • Solder Bump Reflow • Deflux • Underfill Dispense • Underfill Cure

  19. Realizzazione schede elettroniche: TECNOLOGIA • FLIP – CHIP: Processo produttivo No Flow Underfill • Underfill Dispense • Pick & Place • Simultaneous Bump Reflow • & Underfill Curing • 4.Underfill Cure (Offline)

  20. Realizzazione schede elettroniche: TECNOLOGIA • FLIP – CHIP: Processo produttivo APS Thermal Compression Bonding • Underfill Dispense • Simultaneous Pick & Place and • Bump Reflow • 3.Underfill Cure (Offline)

  21. Realizzazione schede elettroniche: TECNOLOGIA FLIP – CHIP: Risultato finale

More Related