Sistemas Mayores de Circuitos Combinatorios

1. Ing. Jorge Manrique � 2004 Sistemas Digitales 1 Sistemas Mayores de Circuitos Combinatorios

2. Ing. Jorge Manrique � 2004 Sistemas Digitales 2

3. Ing. Jorge Manrique � 2004 Sistemas Digitales 3 Retardo en los Circuitos L�gicos Combinatorios Cuando la entrada de una compuerta cambia, la salida de esta compuerta no cambia instant�neamente, hay un peque�o retardo, ? (tiempo de retardo). Si la salida de una compuerta es usada como entrada de otra compuerta, el retardo se suma

4. Ing. Jorge Manrique � 2004 Sistemas Digitales 4 Ejemplo del Retardo

5. Ing. Jorge Manrique � 2004 Sistemas Digitales 5 Retardo, Consideraciones En el caso anterior, el tiempo para que el circuito muestre un resultado estable ser� de 2?. Antes de este tiempo los resultados no deben ser considerados.

6. Ing. Jorge Manrique � 2004 Sistemas Digitales 6 Un caso m�s complejo de retardo Consideraremos el caso del EJE3, el sumador completo Las expresiones, de la tabla de verdad, resultantes son: Cout: a�bc + ab�c + abc� + abc S = a�b�c + a�bc� + ab�c� + abc La simplificaci�n de Cout es: Cout: bc + ac + ab Es posible implementar este sistema de la forma como est� en las ecuaciones algebraicas, no obstante tambi�n es posible optimizar las ecuaciones para que resulte en un n�mero menor de copuertas

7. Ing. Jorge Manrique � 2004 Sistemas Digitales 7 Optimizaci�n de EJE3 Las ecuaciones de S y Cout pueden manipularse de la siguiente forma: S = c(a�b� + ab) + c�(ab� + a�b) Cout = c (a + b) + ab Si notamos la expresiones que est�n dentro de los par�ntesis extraemos la siguiente optimizaci�n: S = c(a ? b)� + c�(a ? b) = c ? (a ? b) Cout : c (a ? b) + ab No del todo cierto pero funciona igual

8. Ing. Jorge Manrique � 2004 Sistemas Digitales 8 Diagrama del sumador completo (FA)

9. Ing. Jorge Manrique � 2004 Sistemas Digitales 9 Implementaci�n del FA con NAND�s

10. Ing. Jorge Manrique � 2004 Sistemas Digitales 10 Implementaci�n del FA con NAND�s optimizado

11. Ing. Jorge Manrique � 2004 Sistemas Digitales 11 Comportamiento del retardo en un FA de un bit

12. Ing. Jorge Manrique � 2004 Sistemas Digitales 12 Contenido Sumadores y otros circuitos aritm�ticos Decodificadores Encoders (codificadores) Multiplexores Compuertas de tres estados ROM�s, PLAs y PALs

13. Ing. Jorge Manrique � 2004 Sistemas Digitales 13 Sumadores y otros circuitos aritm�ticos Sumadores, restadores y comparadores

14. Ing. Jorge Manrique � 2004 Sistemas Digitales 14 Semisumador (Medio Sumador o Half Adder) El circuito aritm�tico digital m�s simple es el de la suma de dos d�gitos binarios. Un circuito combinatorio que ejecuta la suma de dos bits se llama semisumador.

15. Ing. Jorge Manrique � 2004 Sistemas Digitales 15 Diagrama L�gico del Medio-SumadorHalf-Adder

16. Ing. Jorge Manrique � 2004 Sistemas Digitales 16 Sumador Completo Otro m�todo para sumar dos n�meros de n bits consiste en utilizar circuitos separados para cada par correspondiente de bits: los dos bits que se van a sumar, junto con el acarreo resultante de la suma de los bits menos significativos, lo cual producir� como salidas un bit de la suma y un bit del acarreo de salida del bit m�s significativo.

17. Ing. Jorge Manrique � 2004 Sistemas Digitales 17 Diagrama en bloque de un Sumador Completo (Full Adder)

18. Ing. Jorge Manrique � 2004 Sistemas Digitales 18 Las expresiones m�nimas de suma de producto para las salidas del FA

19. Ing. Jorge Manrique � 2004 Sistemas Digitales 19 Implementaci�n de la ecuaciones FA

20. Ing. Jorge Manrique � 2004 Sistemas Digitales 20 Implementaci�n de un FA con dos HA

21. Ing. Jorge Manrique � 2004 Sistemas Digitales 21 Sumadores de n bits Podemos construir sumadores de n bits con n copias del circuito anterior, este tipo de sumadores son conocidos como Carry-ripple adder, o sumadores con propagaci�n de acarreo. Los sumadores completos se conectan en cascada de manera que el acarreo de salida de una etapa viene a ser el acarreo de entrada de la siguiente, como se ilustra en la figura de la siguiente diapositiva.

22. Ing. Jorge Manrique � 2004 Sistemas Digitales 22 Implementaci�n de un sumador en cascada Para dos palabras de 4 bits.

23. Ing. Jorge Manrique � 2004 Sistemas Digitales 23 Sumadores de tipo Carry-Ripple Adder Como lo indicamos en una diapositiva anterior, una forma posible para implementar sumadores de n bits es conectar n sumadores completos de un bit en cascada, a esta configuraci�n se la denomina Carry Ripple Adder. El mayor problema con este tipo de implementaci�n es el tiempo de retardo, ya que cada m�dulo depende del resultado del m�dulo anterior, en base a la siguiente formula: Por ejemplo para un sumador de 64 bits el retardo ser� de 132 ?, este es un tiempo de propagaci�n muy grande.

24. Ing. Jorge Manrique � 2004 Sistemas Digitales 24 Sumadores basados en ecuaciones de suma de productos Con la finalidad de incrementar la velocidad de los sumadores, se han pensado en varias aproximaciones, una de ellas es implementa un sumador multibit usando una expresi�n de suma de productos. Por ejemplo un sumador para dos bits consistir�a de una tabla de 5 entradas y tres salidas, consecuentemente tendr�amos mapas de Karnaugh de 5 variables y expresiones simplificadas para la tres funciones de salida con 23 t�rminos y 80 literales, un circuito de dos niveles requerir� una compuerta OR de 12 entradas y otras m�s. Claramente podr�amos seguir adoptando esta metodolog�a para sumadores de 3 bits o 4 bits, no obstante el algebra cada vez ser� m�s compleja y el n�mero de t�rminos aumenta dr�sticamente.

25. Ing. Jorge Manrique � 2004 Sistemas Digitales 25 Sumadores de tipo Carry-look-ahead adder El problema en los sumadores anteriores ha sido el retardo de la se�al de acarreo o de la complejidad del n�mero de entradas. Una soluci�n para evitar estas desventajas son los sumadores de tipo carry-look-ahead adder (sumador con acarreo anticipado). La mayor�a de los circuitos integrados comerciales usan este m�todo.

26. Ing. Jorge Manrique � 2004 Sistemas Digitales 26 Sumadores comerciales Existe disponibles comercialmente sumadores de 4 bits: 7483, 7483A, y el 74283 (Four bit binari full adders with fast carry) Cada uno de ellos usa un circuito de 4 niveles para producir la suma, usando una mezcla de compuertas NAND, NOR, NOT y X-OR. El retardo desde el Cin hasta el Cout es de 3? para cada 4 bits y produce un retardo total de (3/4 n+1)?.

27. Ing. Jorge Manrique � 2004 Sistemas Digitales 27 Sumador de 12 bits con tres FA de 4 bits (74283) en cascada

28. Ing. Jorge Manrique � 2004 Sistemas Digitales 28 Restadores y Sumadores-Restadores Para realizar la substracci�n podr�amos desarrollar la tabla de verdad para la resta de 1 bit y unir en cascada los m�dulos necesarios para el n�mero de bits que se requiera, los que se denominar�a un borrow-ripple subtractor. En la mayor�a de los casos, cuando se realiza una resta, tambi�n es necesario realizar una suma, por lo tanto podemos sacar ventaja de la aproximaci�n de realizar una resta usando una suma de la siguiente forma: A � B = A + Bcomp a 1 + 1

29. Ing. Jorge Manrique � 2004 Sistemas Digitales 29

30. Ing. Jorge Manrique � 2004 Sistemas Digitales 30 Sumador/Restador A-B = A+B�+1, para realizar el complemento se usan las compuertas x-or.

31. Ing. Jorge Manrique � 2004 Sistemas Digitales 31 Comparadores Una necesidad com�n en la aritm�tica es la comparaci�n de dos n�meros, que indique si son iguales o si uno es mayor que el otro. Se usa la OR Exclusiva (x-or) para generar un 1 en el caso de que los n�meros sean diferentes y 0 para el caso de que sean iguales. Para un caso de dos palabras de varios bits, si un par de bit son diferentes entonces las palabras son diferentes.

32. Ing. Jorge Manrique � 2004 Sistemas Digitales 32 Circuito Comparador de 4 bits

33. Ing. Jorge Manrique � 2004 Sistemas Digitales 33 Comparadores Para la implementaci�n de una comparador de 4 bits que indique si la palabra es mayor, menor o igual, debemos hacer un reconocimiento desde el bit m�s significativo de la siguiente forma: a>b si a4>b4 o (a4 = b4 y a3>b3) o (a4 = b4 y a3 = b3 y a2>b2) o (a4 = b4 y a3 = b3 y a2 = b2 y a1>b1) a<b si a4<b4 o (a4 = b4 y a3<b3) o (a4 = b4 y a3 = b3 y a2<b2) o (a4 = b4 y a3 = b3 y a2 = b2 y a1<b1) a = b si a4 = b4 y a3 = b3 y a2 = b2 y a1 = b1 Esta l�gica se puede extender para la cantidad de bits que sea necesario o el de 4 bits puede estar en cascada con otros pasando las se�ales de ><=.

34. Ing. Jorge Manrique � 2004 Sistemas Digitales 34 Comparador Comercial El 7485 es un comparador de 4 bits, con la opci�n de realizar conexiones en cascada para aumentar en n�mero de bits que se deseen comparar. Para hacer la cascada las se�ales van del m�dulo m�s bajo al m�s alto

35. Ing. Jorge Manrique � 2004 Sistemas Digitales 35 Comparador t�pico de 1 bit

36. Ing. Jorge Manrique � 2004 Sistemas Digitales 36 Decodificadores

37. Ing. Jorge Manrique � 2004 Sistemas Digitales 37 Decodificadores Un decodificador es un dispositivo que cuando est� activado selecciona una de varias l�neas de salida bas�ndose en un c�digo de entrada. Las cantidades discretas de informaci�n se representan en sistemas digitales con c�digos binarios (ejemplo: BCD, EXCESO 3, 84-2-1, 2421, etc.). Un c�digo binario de n bits es capaz de representar hasta 2n elementos distintos de informaci�n codificada. La mayor�a de los decodificadores convierte informaci�n binaria de n l�neas de entrada a un m�ximo de 2n l�neas �nicas de salida o menos. Estos decodificadores son denominados decodificadores n-a-m l�neas, donde m ? 2n.

38. Ing. Jorge Manrique � 2004 Sistemas Digitales 38 Decodificadores Estos dispositivos normalmente cuentan con una entrada habilitadora. Cuando esta entrada vale 0, todas las salidas del codificador son 0. Cuando la entrada habilitadora vale 1, la salida correspondiente al minit�rmino formado por la combinaci�n presente en las n entradas tomar� el valor 1 y las dem�s tomar�n el valor 0.

39. Ing. Jorge Manrique � 2004 Sistemas Digitales 39 Decodificador 2 x 4 Un valor de x en las entradas indica que puede tomar el valor de 1 o 0.

40. Ing. Jorge Manrique � 2004 Sistemas Digitales 40 Decodificador 2x4 Las funciones l�gicas para las salidas del codificador 2x4 son:

41. Ing. Jorge Manrique � 2004 Sistemas Digitales 41 Decodificadores De forma semejante a como se define el decodificador 2x4, pueden definirse decodificadores de 3x8, 4x16, 5x32 y en forma general de nx2n. La principal utilizaci�n de este dispositivo es cuando se tiene N alternativas que se pueden seleccionar, pero se desea seleccionar solamente una de ella.

42. Ing. Jorge Manrique � 2004 Sistemas Digitales 42 Decodificador 3x8

43. Ing. Jorge Manrique � 2004 Sistemas Digitales 43 Decodificador comercial El 74138 es un decodificador de tipo 3x8 comercialmente disponible Ver hoja de datos Entradas con X Tipo de salidas Active High Active Low

44. Ing. Jorge Manrique � 2004 Sistemas Digitales 44 Decodificador comercial 4x16 El 74154 es un decodificador comercial 4x16 Es un CI de 24 pins

45. Ing. Jorge Manrique � 2004 Sistemas Digitales 45 Aplicaci�n Una aplicaci�n de los decodificadores es seleccionar uno de muchos dispositivos que tiene una �nica direcci�n. La direcci�n ser�a la entrada del decodificador, una salida estar�a activa, para seleccionar el dispositivo que fue seleccionado.

46. Ing. Jorge Manrique � 2004 Sistemas Digitales 46 Decodificadores de mayor tama�o Es posible unir varios decodificadores para implementar decodificadores de mayor porte.

47. Ing. Jorge Manrique � 2004 Sistemas Digitales 47 Codificador (encoder)

48. Ing. Jorge Manrique � 2004 Sistemas Digitales 48 Codificador Un codificador es un circuito digital que ejecuta la operaci�n inversa de un decodificador. Un codificador tiene 2n (o menos) l�neas de entrada y n l�neas de salida. Las l�neas de salida generan un c�digo binario correspondiente al valor de entrada binario. Es �til cuando uno de varios dispositivos desea enviar se�ales a una computadora. Solo una entrada puede estar activada.

49. Ing. Jorge Manrique � 2004 Sistemas Digitales 49 Codificador Octal a Binario

50. Ing. Jorge Manrique � 2004 Sistemas Digitales 50 Codificador octal a binario El codificador puede implantarse con compuertas OR cuyas entradas se determinan directamente de la tabla de verdad. Por ejemplo, la salida es A0 ser� igual a 1 si el digito octal de entrada es 1 o 3 o 5 o 7. Las funciones de este codificador son las siguientes: A0 = D1+D3+D5+D7 A1 = D2+D3+D6+D7 A3 = D4+D5+D6+D7

51. Ing. Jorge Manrique � 2004 Sistemas Digitales 51 Codificador BDC comercial el 74147 El 74147 es un codificador BCD, que toma 9 entradas activadas por nivel bajo y las codifica en 4 salidas activadas en nivel bajo.

52. Ing. Jorge Manrique � 2004 Sistemas Digitales 52 Multiplexores Problem�tica Los datos que se generan en una localidad se van a usar en otra, para esto se necesita un m�todo para transmitirlos de una localidad a otra a trav�s de alg�n canal de comunicaciones.

53. Ing. Jorge Manrique � 2004 Sistemas Digitales 53 Multiplexores Definici�n Un multiplexor digital es un circuito con 2n l�neas de entrada de datos y una l�nea de salida; tambi�n debe tener una manera de determinar la l�nea de entrada de datos espec�fica que se va a seleccionar en cualquier momento. Esto se efect�a con otras n l�neas de entrada, denominadas entradas de selecci�n, cuya funci�n es elegir una de las 2n entradas de datos para la conexi�n con la salida

54. Ing. Jorge Manrique � 2004 Sistemas Digitales 54 Multiplexores (Selectores) Existen dos tipos b�sicos de Multiplexores: De varias entradas a una salida, llamados de selectores de 2n a 1, o simplemente MUX (del ingl�s multiplexer) de 2n a 1. De una entrada a varias salidas, llamados selectores de 1 a 2n o simplemente DEMUX (del ingl�s demultiplexer) de 2n a 1.

55. Ing. Jorge Manrique � 2004 Sistemas Digitales 55 Multiplexor 4x1

56. Ing. Jorge Manrique � 2004 Sistemas Digitales 56 Multiplexor 4 a 1 El multiplexor 4 a 1 tiene seis entradas y una salida. Una tabla de verdad que describa el circuito necesitar� 64 renglones, esta es una tabla excesivamente larga y no es pr�ctica. Una manera m�s pr�ctica de describir el funcionamiento es por medio de una tabla de funci�n.

57. Ing. Jorge Manrique � 2004 Sistemas Digitales 57 Tabla de funci�n de un mux 4 a 1

58. Ing. Jorge Manrique � 2004 Sistemas Digitales 58 Mux 8x1

59. Ing. Jorge Manrique � 2004 Sistemas Digitales 59 Compuertas de tres estados

60. Ing. Jorge Manrique � 2004 Sistemas Digitales 60 Introducci�n Hasta el momento hemos visto que los niveles l�gicos conocidos podr�n ser 0 � 1. Tambi�n hemos definido que no es posible conectar dos salidas juntas, ya que en caso de que tengan niveles distintos, esto generar�a un conflicto. Cuando hay necesidad de unir dos salidas en una �nica l�nea, es necesario usar una de estas tecnolog�as: Compuertas de tres estados Compuertas de colector abierto La tecnolog�a m�s usada es la primera y es la que presentaremos en esta secci�n.

61. Ing. Jorge Manrique � 2004 Sistemas Digitales 61 Compuertas de tres estados (1) Esta compuerta tiene una entrada habilitadora (EN), si esa entrada est� activada la compuerta pasa la se�al de la entrada sin ninguna modificaci�n, por el contrario si la entrada habilitadora est� inactiva, la salida se comporta como un circuito abierto, se representa con una Z (de alta impedancia).

62. Ing. Jorge Manrique � 2004 Sistemas Digitales 62 Compuerta de tres estados (2)

63. Ing. Jorge Manrique � 2004 Sistemas Digitales 63 Construcci�n de multiplexores con compuertas de 3 estados

64. Ing. Jorge Manrique � 2004 Sistemas Digitales 64 Arreglos de Compuertas, ROMS, PLA�s y PAL�s

65. Ing. Jorge Manrique � 2004 Sistemas Digitales 65 T�rminos ROM: Memoria de solo lectura PLD: Dispositivo L�gico Programable PLA: Arreglo L�gico Programable PAL: L�gica de Arreglos Programable

66. Ing. Jorge Manrique � 2004 Sistemas Digitales 66 Dise�o L�gico Hoy D�a La mayor parte de los dise�os de nivel de sistema incorporan diversos dispositivos, como son las memorias RAM, ROM, controladores, procesadores, etc., que se interconectan mediante gran cantidad de dispositivos l�gicos de prop�sito general, frecuentemente denominados l�gica de uni�n ("glue logic"). En los �ltimos a�os, los dispositivos PLD (Programmable Logic Device) han comenzado a reemplazar muchos de los antiguos dispositivos de uni�n, SSI y MSI.

67. Ing. Jorge Manrique � 2004 Sistemas Digitales 67 Ventajas de los PLD�s El uso de dispositivos PLD proporciona una reducci�n en el n�mero de circuitos integrados. Por ejemplo, en los sistemas de memoria de las computadoras, los PLD pueden utilizarse para decodificar direcciones de memoria y generar se�ales de escritura en memoria. En muchas aplicaciones, los PLD y, en concreto, las matrices l�gicas programables (PAL, Programmable Array Logic) y las matrices l�gicas gen�ricas (GAL, Generic Array Logic) pueden emplearse para reemplazar dispositivos l�gicos SSI y MSI, consiguiendo con ello una reducci�n de etapas y de los costos.

68. Ing. Jorge Manrique � 2004 Sistemas Digitales 68 El dise�o con PLDs se�ala las siguientes ventajas en relaci�n a la l�gica cableada: Econom�a. Menos espacio en los impresos. Se mantiene la reserva del dise�o. Se requiere tener menos inventarios que con circuitos est�ndar SSI, MSI. Menos alambrado.

69. Ing. Jorge Manrique � 2004 Sistemas Digitales 69 PROM La PROM est� formada por un conjunto fijo (no programable) de puertas AND conectadas como decodificador y una matriz programable OR. El arreglo de AND es un decodificador que consiste de 2n compuertas. El usuario s�lo especifica las conexiones a las compuertas OR, produciendo as� una soluci�n en forma de minit�rminos. La PROM se utiliza como una memoria direccionable y no como un dispositivo l�gico

70. Ing. Jorge Manrique � 2004 Sistemas Digitales 70 Dise�o interno de una PROM

71. Ing. Jorge Manrique � 2004 Sistemas Digitales 71 PLA El PLA es un PLD formado por una matriz AND programable y una matriz OR programable. La PLA ha sido desarrollada para superar algunas de las limitaciones de las memorias PROM. El usuario especifica todas las conexiones. Esto produce cualquier suma de productos.

72. Ing. Jorge Manrique � 2004 Sistemas Digitales 72 Dise�o interno de un PLA

73. Ing. Jorge Manrique � 2004 Sistemas Digitales 73 PAL La PAL es un PLD que se ha desarrollado para superar ciertas desventajas de la PLA, tales como los largos retardos debidos a los fusibles adicionales que resultan de la utilizaci�n de dos matrices programables y la mayor complejidad del circuito. La PAL b�sica est� formada por una matriz AND programable y una matriz OR fija. Esta estructura permite implementar cualquier suma de productos l�gica con un n�mero de variables definido, sabiendo que cualquier funci�n l�gica puede expresarse como suma de productos.

74. Ing. Jorge Manrique � 2004 Sistemas Digitales 74 Estructura interna de un PAL

75. Ing. Jorge Manrique � 2004 Sistemas Digitales 75 Principio de funcionamiento Una matriz programable es una red de conductores distribuidos en filas y columnas con un fusible en cada punto de intersecci�n. Las matrices pueden ser fijas o programables. La estructura b�sica de un PLD est� formada por un arreglo de compuertas AND y OR interconectadas a trav�s de fusibles.

76. Ing. Jorge Manrique � 2004 Sistemas Digitales 76 Matriz AND La matriz AND est� formada por una red de compuertas AND conectadas a trav�s conductores y fusibles en cada punto de intersecci�n. Cada punto de intersecci�n entre una fila y una columna se denomina celda.

77. Ing. Jorge Manrique � 2004 Sistemas Digitales 77 PAL�s comerciales En el mercado se manejan referencias como la PAL16L8, PAL20L8, PAL20V8 y PAL20X8. PAL16R4AM Algunos circuitos comerciales tienen compuertas de tres estados incluidas en la salidas, esto facilita la conexi�n a un bus.

78. Ing. Jorge Manrique � 2004 Sistemas Digitales 78 Dise�o con PROM Es necesario tener la lista de los minit�rminos para cada funci�n. Ejemplo: W(A,B,C,D) = Sm(3,7,8,9,11,15) X(A,B,C,D) = Sm(3,4,5,7,10,14,15) Y(A,B,C,D) = Sm(1,5,7,11,15) Circuitos comerciales t�picos tienen de 8 a 12 entradas y de 4 a 8 salidas.

79. Ing. Jorge Manrique � 2004 Sistemas Digitales 79 Dise�o con PLA�s Para dise�ar con PLA�s, se necesita encontrar la suma de productos m�nima para la expresi�n. La �nica limitante es el n�mero de compuertas que est�n disponibles en el circuito integrado. Realizar el mismo ejemplo.

80. Ing. Jorge Manrique � 2004 Sistemas Digitales 80 Dise�o con PAL�s En este caso, cada salida viene de una compuerta OR que tiene un grupo de AND�s conectadas a sus entradas. Se trabaja con las funciones en forma de suma de productos m�nima. Una limitante es que no se puede compartir t�rminos entre las funciones. Hacer mismo ejemplo