CIRCUITO PER LA GENERAZIONE DI SEGNALI ELETTRICI IN UN APPARATO DI MICROSCOPIA OTTICA SEQUENZIALE

1. UNIVERSITÀ DEGLI STUDI DI PAVIA FACOLTÀ DI INGEGNERIA DIPARTIMENTO DI ELETTRONICA CIRCUITO PER LA GENERAZIONE DI SEGNALI ELETTRICI IN UN APPARATO DI MICROSCOPIA OTTICA SEQUENZIALE . Presentazione di: Mastantuono Daniele RELATORE: Prof. ssa Carla Vacchi CORRELATORE: Prof. ssa Alessandra Tomaselli

2. OBIETTIVO DEL PROGETTO: Realizzazione di una scheda prototipo a basso costo per il controllo di un sistema di scansione per un microscopio ottico

3. PDA 500 SISTEMA DI ELABORAZIONE Galvo SISTEMA OTTICO Galvo INTRODUZIONE :Funzionamento all’ interno del sistema SCHEDA PROTOTIPO

4. FASI DI PROGETTO : • Studio delle specifiche di progetto • Simulazione delle soluzioni ipotizzate • Realizzazione circuitale del prototipo

5. SPECIFICHE :Sistema a un ingresso e tre uscite OUT: • Segnali di controllo di galvomotori(due out) • Trigger verso la PDA 500 IN : • Segnale ECL(Emitter Coupled)dalla PDA 500

6. Onde triangolari con ampiezze compresa tra 0V e 1.4 V. • Frequenze variabili in rapporti fissi fc/asse x e asse x/asse y. z A x Tx,y SPECIFICHE :Ottimizzazioni

7. SPECIFICHE :Nuove richieste • Regolazione automatica della tensione di offset. • Funzionamento continuo/subordinato all’ECL. • Selezione automatica della risoluzione per l’asse y. • Funzionamento in calibrazione/acquisizione

8. ECL Trigger PARTE ANALOGICA Asse X Canale X Asse Y Canale Y SOLUZIONI ADOTTATE:Schema a blocchi PARTE DI CONTROLLO PARTE DIGITALE

9. Oscillatore + divisori di frequenza+ mux • Oscillatore + contatore binario Asse X e controllo 256 512 1024 2048 DIVI SORI ACQUISIZIONE CLOCK 70Hz/4kHz X 3 R MUX C Asse Y :2 CLOCK 850Hz CALIBRAZIONE PARTE DIGITALE :Schema a blocchi E’ suddivisa a sua volta in due parti distinte :

10. Parte digitale Asse X Integratore invertente Buffer Switch bidirezionali Buffer Regolatore offset Parte di controllo CANALE X Integratore invertente Regolatore offset Buffer Switch bidirezionali Buffer CANALE Y Parte digitale Asse Y PARTE ANALOGICA :Schema a blocchi

11. INTEGRATORE RIVELATORE DI VALOR MEDIO RIVELATORE DI PICCO NEGATIVO REGOLATORE COMPARATORE RIVELATORE DI PICCO POSITIVO A OFFSET PARTE ANALOGICA :Integratore e regolatore

12. ECL Trigger COMBINATORIA Generazione Trigger LOGICA MUX MONOSTABILE D Q FF CK parte analogica Vref parte digitale PARTE DI CONTROLLO :Schema a blocchi

13. ECL ECL ECL ECL Trigger Trigger 3 Trigger Trigger 2 1 2 1 1 3 • ECL /scheda prototipo: • INTERFACCIA :comparatore in serie ad un diodo • SEGNALE :0 V /–1.6 V 0 V /5 V • parte di controllo / parte analogica : INTERFACCIA : due comparatori SEGNALE : 0 V / 5 V -5 V / 5 V 1 3 MONOSTABILE 3 ECL COMBINATORIA COMBINATORIA COMBINATORIA COMBINATORIA Generazione Trigger Generazione Trigger Generazione Trigger Generazione Trigger 1ms LOGICA LOGICA LOGICA LOGICA ECL SINCRONO 2 Vref MUX MUX MUX MUX CANALE Y MONOSTABILE MONOSTABILE MONOSTABILE MONOSTABILE D D D D Q Q Q Q ECL FF FF FF FF ECL SINCRONO CK CK CK CK 1 1 1 1 OUT CONTINUA CANALE X OUT SUBORDINATA Vref Vref Vref ECL SINCRONO 2 2 2 2 ECL Temporizzato TRIGGER 3 3 3 3 PARTE DI CONTROLLO :Funzioni principali • Sincronismo interno tramite flip flop. • Possibilità di funzionamento continuo o subordinato all’ECL. • Allungatore di periodo dell’ECL. • Sincronismo esterno tramite trigger per la PDA500. • Interfaccia ECL /scheda prototipo,parte di controllo/parte analogica.

14. REALIZZAZIONE:Layout

15. ●●●●●●●●●●●●●●●●●●●● ●●●●●●●●●●●●●●●●●●●● ●●●●●●●●●●●●●●●●●●●● ●●●●●●●●●●●●●●●●●●●● Scansione lenta ●●●●●●●●●●●●●●●●●●●● ●●●●●●●●●●●●●●●●●●●● ●●●●●●●●●●●●●●●●●●●● Scansione veloce RISULTATI:Ricostruzione delle immagini

16. RISULTATI :Immagini Sferette di 2.5 μm di diametro : • In riflessione con zoom minimo • In riflessione con zoom massimo • In fluorescenza