LOGIČKA KOLA VRSTE LOGIČKIH SISTEMA - Sa pozitivnom logikom - Sa negativnom logikom

1. LOGIČKA KOLA VRSTE LOGIČKIH SISTEMA - Sa pozitivnom logikom - Sa negativnom logikom TEHNOLOGIJE REALIZACIJE - Bipolarna - Unipolarna FAMILIJE LOGIČKIH KOLA • Diodna logička kola – DL • Otporno-tranzistorska logika – RTL • Diodno-tranzistorska logika – DTL • Logička kola sa direktnom spregom tranzistora – DCTL • Tranzistorsko-tranzistorska logika – TTL • Logička kola sa emiterskom spregom tranzistora – ECL ili ECTL ili CML • Integrisana injektorska logika – IIL • MOS logička kola • CMOS logička kola

2. SPECIFIČNI LOGIČKI SISTEMI • Logika niskih nivoa – LLL (Low Level Logic) • Logika visokih nivoa – HLL (High Level Logic) • Logika visokog praga provodjenja – HTL (High Threshold Logic) OPŠTE KARAKTERISTIKE LOGIČKIH KOLA • Logička stanja - V(0), V(1) i HZ • Logička amplituda i prelazna oblast – V(1)-V(0)=DV • Direktivnost • Faktor grananja ili faktor opteretljivosti (logički kapacitet kola) • Karakteristika kvantizacije • Karakteristika prelaznih stanja • Logičko kašnjenje i disipacija • Margine smetnji F(1)=VIV-VUV F(0)=VUN-VIN • Faktor dobrote (proizvod logičkog kašnjenja i disipacije kola ns x mW=pJ)

3. Margine šumova i logički nivoi TTL familije

4. Margine šumova i logički nivoi CMOS familije

5. Diodna logička kola

6. Osnovna konfiguracija NI i NILI kola u DTL tehnici Y Y NI kolo u DTL tehnici NILI kolo u DTL tehnici

7. Y Integrisano NI kolo u DTL tehnici sa ulazom za proširenje

8. Ip Modifikovano NI kolo sa povećanim faktorom grananja

9. MSd MSg Vu(0) Vu(0)max Vu(1) Vu(1)min Prenosna karakteristika modifikovanog NI DTL kola

10. Ni kolo u DTL tehnici sa povećanim marginama smetnji HTL (High Threshold Logic) tipa

11. Irc Paralelovanje DTL kola Žičano I Ip Z=A1B1 A2B2 Irc

12. Principijelna šema NI kola u TTL tehnici Višeemitorski tranzistor

13. Standardno integrisano NI kolo u TTL tehnici NI kolo sa dinamičkim opterećenjem i povećanom radnom brzinom NI TTL kolo sa povećanim marginama šuma

14. Odziv logičkog NI TTL kola na impulsnu pobudu na ulazima A i B

15. Prenosna karakteristika standardnog dvoulaznog NI TTL kola sa dinamičkim opterećenjem i povećanom radnom brzinom

16. Brzo NI kolo

17. TTL NILI kolo TTL I kolo

18. TTL NI kolo sa otvorenim kolektorom (Open Collector) Trostatičko TTL NI kolo

19. Trostatičko TTL NI kolo sa ulazima zaštićenim od pozitivnih i negativnih prenapona

20. Schottky tranzistor Vrlo brzo STTL kolo (Schottky TTL)

21. ALS TTL NI KOLO

22. ECTL LOGIČKA KOLA Praktična realizacija ECTL kola Ie Osnovna konfiguracija kola u ECTL tehnici

23. Uticaj negativnog napajanja ECTL kola na šum h11e=1kΩ, h21e=100

24. Način sprezanja TTL sa ECTL kolima Način sprezanja ECTL sa TTL kolima

25. DCTL LOGIČKA KOLA Dobre osobine: - Rad sa malim naponima napajanja - Velika gustina pakovanja u bipolarnoj integrisanoj tehnici Loše osobine: - Mala logička amplituda - Male margine šumova - Mala brzina rada zbog dubokog zasićenja TR-a

26. NMOS LOGIKA Vgg>Vdd+Vt2 NMOS invertor sa fiksnim opterećenjem u kolu drejna NMOS invertor sa zasićenim aktivnim opterećenjem NMOS invertor sa nezasićenim aktivnim opterećenjem NMOS invertor sa opteretnim NMOS tranzistorom sa ugradjenim kanalom

27. Prenosne karakteristike NMOS invertora za različite vrednosti fiksnog opterećenja u kolu drejna pri Vdd=5V

28. Prenosne karakteristike NMOS invertora sa zasićenim aktivnim opterećenjemza različite vrednosti Kr pri Vdd=5V

29. Prenosne karakteristike NMOS invertora sa nezasićenim aktivnim opterećenjem za različite vrednosti Kr pri Vdd=5V i Vgg=7V

30. Prenosne karakteristike NMOS invertora sa NMOS tr-om sa ugradjenim kanalom kao aktivnim opterećenjem za različite vrednosti Kr pri Vdd=5V

31. Realizacija NILI i NI kola u NMOS tehnici Dvoulazno NILI kolo Dvoulazno NI kolo

32. CMOS INVERTOR CMOS invertor Prenosna karakteristika CMOS invertora sa gornje slike pri VTO= +/- 1V, Kr=1 i Kr=0.4

33. Vreme kašnjenja opadajuće i rastuće ivice izlaznog impulsa CMOS invertora

34. Kada se ulaz kola CMOS invertora, opterećenim na izlazu kapacitivnim opterećenjem CT, pobuđuje povorkom pravougaonih impulsa sa jednakim trajanjem impulsa i pauze, energija koja se predaje kondenzatoru u toku jedne poluperiode i potom disipira na tranzistoru iznosi CTV2DD/2 Srednja snaga disipacije CMOS invertora data je izrazom Za f=1MHz (frekvencija povorke pravougaonih ulaznih impulsa) VDD=5V (napon napajanja invertora) i CT=0.5pF (koncentrisana parazitna kapacitivnost na izlazu CMOS invertora) je

35. CMOS NI kolo CMOS NILI kolo

36. Bilateralni CMOS prekidač (transmisioni gejt) Trostatički CMOS invertor

37. PRAKTIČNA REALIZACIJA ZAŠTITNIH DIODNIH KOLA

38. POBOLJŠANA CMOS LOGIČKA KOLA DVOSTRUKO BAFEROVANO NI KOLO IZ FAMILIJE 74C SA POVEĆANIM STRUJNIM KAPACITETOM I BRZINOM RADA

39. Trostatički CMOS neinvertujući bafer