1 / 50

ATLAS Trigger/DAQ

ATLAS Trigger/DAQ. S.Falciano - INFN Roma1. Sintesi delle informazioni inviate alla Commissione. Attività ed incarichi di coordinamento Milestone 2003 Richieste finanziarie 2002 : S blocchi s.j. CORE per il Trigger LVL1 2003 :

chana
Télécharger la présentation

ATLAS Trigger/DAQ

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. ATLAS Trigger/DAQ S.Falciano - INFN Roma1 Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  2. Sintesi delle informazioni inviate alla Commissione • Attività ed incarichi di coordinamento • Milestone 2003 • Richieste finanziarie • 2002 : • Sblocchi s.j. CORE per il Trigger LVL1 • 2003 : • Trigger LVL1 (missioni dedicate, consumi e finanziamenti CORE per inizio produzione) • HLT (piccola cifra materiale inventariabile) Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  3. Struttura del progetto TDAQ • LVL1 • Muon (barrel + endcap), MuCTPI • Calorimeter • CTP (Central Trigger Processor) • HLT • Detector slices • LVL2/EF • PESA (Physics and Event Selection Architecture) • DAQ • Data Flow • Online Software • DCS (Detector Control System) • Common activities • Architecture • Sw releases etc..... Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  4. Attività italiane • Trigger di Livello-1 muoni (barrel) (LNF, Napoli, Roma1, Roma2) • Trigger di Livello-2 muoni (barrel) (Pisa, Roma1) • Trigger di Livello-2 pixel (Genova) • Event Filter (Lecce, Pavia, Roma3) • DAQ testbeam (TDAQ + gruppi detector) Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  5. Attività svolta fino a giugno 2002 • Caratterizzazione prototipo matrice di coincidenza (ASIC) e FDR dell’elettronica on-detector per il Trigger di Livello-1. (Sett.2002 : OK). • Test completo del DAQ-1 al testbeam H8 e inizio integrazione Event Filter per monitoring e calibrazione. (Sett.2002 : Testbeam completato, integrazione EF con il vecchio software OK). • Attività prevista per il 2003 • Finalizzazione elettronica off-detector per il Trigger di Livello-1 e inizio produzione elettronica on-detector. • Integrazione ad H8 del DAQ per mu, tile e pixel in modalità “combinata”. Test elettronica elettronica on-detector LVL1. Integrazione completa EF. Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  6. Milestone 2003 • Marzo • Scrittura del nuovo software di Data Flow dell'Event Filter. • Integrazione completa del software di calibrazione dellecamere MDT nell'EF/DAQ del Testbeam. • Aprile • Integrazione e test "slice" verticale LVL1/HLT/DAQ/DCS per unrivelatore ATLAS (e.g. rivelatore di muoni) in laboratorio. • Giugno • Sottomissione al LHCC del Technical Design Report diHLT/DAQ/DCS. • Fine produzione 5% elettronica on-detector per il trigger di primo livello. • Settembre • FDR elettronica off-detector per il trigger di primo livello. • Dicembre • Inizio produzione 100% dell'elettronica del trigger di primolivello on-detector. Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  7. Incarichi nel progetto TDAQ • A.Nisati (Roma1) -> IB Chairperson e Coordinatore algoritmi muoni in PESA • V.Vercesi (Pavia) -> Coordinatore PESA (Physics and Event Selection Algorithms and Architecture) • F.Parodi (Genova) -> Coordinatore algoritmi b-tagging in PESA • S.Veneziano (Roma1) -> Coordinatore trigger LVL1 muoni barrel+endcap+MCTPI • S.Falciano (Roma1) -> Coordinatore Detector Readout nel DIG e Detector HLT slice tests Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  8. ... e per i testbeam • P.Morettini (Genova) -> Coordinatore DAQ testbeam H8 pixel • E.Pasqualucci (Roma1) -> Coordinatore DAQ testbeam H8 muoni • D. Della Volpe (Napoli) -> Progetto DAQ testbeam X5 muoni Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  9. Trigger di Livello-1 m barrel • Studio delle prestazioni del trigger e sviluppo del codice di simulazione • Sviluppo elettronica on-detector • Sviluppo elettronica off-detector Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  10. RPC LVL1 trigger/readout slice Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  11. Sviluppo elettronica on-detector • connessioni del Front-End con trigger e readout • ASIC Matrice di Coincidenza • PAD e Splitter Boxes • Link ottico (Tx) • Sviluppo elettronica off-detector • Readout Driver • Sector Logic • Link ottico (Rx) Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  12. Milestones LVL1 Barrel “La priorità è stata posta sullo sviluppo dell’elettronica on-detector” stato sett 01attuale 4PDR Sector Logic 31.07.01PDR ROD (effettuato il PDR del backplane) 31.12.014PDR Optical Link (nuova versione) 4 FDR CM ASIC 4FDR PAD 4FDR Splitter 31.03.024FDR Optical Link (nuova versione) 30.06.02FDR Sector Logic FDR ROD 30.10.02 Irradiation test of all components, including ASIC 30.09.02 Full system test 31.12.02 PRR full trigger system 31.12.03 Mass production completed 30.04.04 On-detector trigger electronics available 31.12.04 Off-detector trigger electronics available Il ritardo di LHC non e’ stato ancora considerato nelle milestones del LVL1, ha causato un ritardo di sei mesi nella istallazione dello spettrometro Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  13. Finanziamenti FEMU • 2002 • Sono stati finora realizzati: • Prototipo PAD motherboard low pt • Prototipo PAD motherboard high pt • Prototipo PAD OR • Schede di test per PAD e Splitter • Prima versione link TX-RX ed FPGA. • Prototipi schede CM Phi e CM Eta • Verrà realizzato entro l’anno: • Prototipo finale PAD e schede CM • 2003 • Preproduzione PAD, schede CM (5%) Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  14. Sblocchi s.j. 2002 (1) Gli sblocchi s.j. 2002 sono stati rimandati a settembre per avere una stima più realistica dei costi. Si ricorda che il s.j. riguarda : • Produzione PAD OR: • la produzione verra’ effettuata verso la fine dell’anno, non appena il prototipo finale di PAD sarà pronto. • Produzione di SPLITTER: • prototipi Splitter realizzati (LNF+Roma) e utilizzati al test stand di Napoli (FDR 12 marzo 2002). Esiste una versione finale di Splitter eta, Splitter phi e Motherboard. • Secondo MPW run ASIC CM, packaging e testing: • I test finora effettuati non sembrano richiedere un secondo run (test d’irraggiamento da fare). Test definitivi verranno effettuati in autunno in laboratorio nello slice test. Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  15. Sblocchi s.j. 2002 (2) Sulla base della stima dei costi ottenuta di recente : • Produzione PAD OR: • cifra richiesta sj k€ 215, stima attuale conferma la richiesta di sblocco della cifra iniziale. • Produzione di SPLITTER: • richiesta iniziale sj k€ 322 (sj di tipo 1 e sottoposto alla realizzazione del FDR), stima attuale prevede un aumento di un fattore 2 per il solo acquisto di componenti e schede. Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  16. Sblocchi s.j. 2002 (3) • Per far fronte a questo aumento, la strategia del gruppo potrebbe essere quella di acquistare i componenti, gestire direttamente la produzione e fare i test. La proposta quindi e’ di chiedere lo sblocco della cifra allocata (k€ 322) per far partire la produzione nei modi indicati e vedere a fine anno dove si arriva. Eventualmente ridiscutere all’inizio del prossimo anno eventuali integrazioni. Le schede da produrre sono 865 più “spare”. • A seguito di queste stime provvederemo quanto prima a rivedere i costi delle altre componenti del trigger. • Secondo MPW run ASIC CM, packaging e testing: • Allocati sj k€ 70 + 19.5 • Si propone di spostarli al prossimo anno quale riserva per gli extracosti delle produzioni. Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  17. Richieste 2003 • Nelle richieste CORE dell’ASIC ci sono 550 k€ e grazie allo yield elevato possiamo eliminare un passo nella produzione, solo engineering run (-200 k€). • Le richieste sono rivolte allapre-produzione di tutti i componenti dell’elettronica on-detectornon inclusi nel progetto FEMU, ai test su fascio e di integrazione con i rivelatori dello spettrometro. • Preproduzione di: • Link ottico (Napoli) • Meccanica pad e splitter • Scheda TTC (CERN) • Scheda ELMB (CERN) Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  18. Richieste non-CORE 2003 Roma1 • Caviefibre: • dovranno essere ordinati nel 2003 o nel 2004. E’ necessario studiare l’impatto di questa scelta nell’istallazione dello spettrometro. • Due campagne Lovanio(ME k€ 2.5+2.5SJ),di cui unaSJalla effettiva necessita’. • Due prototipiSector Logic (CO k€ 4) • Unprototipo ROD(un secondo a Napoli) (CO k€ 2) • Manutenzione software JTAG(CO k€ 3) • Consumo per test irraggiamento e per i test della produzione sui fasci ad H8 e X5 (CO k€ 4) • Schede di test della produzione (CO k€ 5) Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  19. Richieste non-CORE 2003 Napoli • Nel 2002 sono stati finanziati e realizzati : • Prototipi TX on-detector(PAROLI -> GLINK mezzanine, PDR e FDR ok) • Prototipo scheda RX (mezzanine+VME)(PAROLI -> GLINK mezzanine) • Nuova stima dei costi TX-RX (escluse le fibre) • 456 k€ (fattore 1.5 costi previsti CORE) • Da aggiungere il costo delle fibre (0.2k€/100m) • Prototipo finaleRODbus(7k€) • RXVME board(6k€) Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  20. Richieste non-CORE 2003 (k€) Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  21. Richieste CORE 2003 Roma1 (1) Le produzioni del 2003 sono condizionate dall’esito dello “slice test” in laboratorio e dei test dell’elettronica e dei rivelatori su fascio. La durata di questi test va da ottobre di quest’anno al prossimo settembre. L’elettronica utilizzata proviene dalle pre-produzioni (FEMU + CORE). • Produzione ASIC CM • Produzione PAD • Produzione di CM board Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  22. Richieste CORE 2003 Roma1 (2) • Acquisti mezzanini TTCRx : • Questa produzione verrà fatta al CERN, ma attualmente i costi sono troppo elevati (300 CHF per scheda). Una stima recente è inferiore del 30%, ma si pensa che una produzione ad hoc per ciascun tipo di utente possa portare ancora del risparmio. Si e’ in attesa di una stima piu’ precisa. • Acquisti mezzanini ELMB: • Anche questa produzione verrà fatta al CERN, la stima attuale e’ di 80 CHF per scheda. • Meccanica e stampi cooling PAD • ATLAS sta studiando la possibilita’ di aumentare la superficie di scambio del calore del sistema di raffreddamento della caverna con l’introduzione di “Finned Tubes”. • Prototipi della meccanica finale di PAD e Splitter non avranno quindi piani di raffreddamento. • Studi di integrazione previsti a Frascati e CERN a partire da ottobre 2002 finalizzeranno la meccanica. Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  23. Richieste CORE 2003 Roma1 (3) • Produzione ASIC CM : • cifra richiesta k€ 350 invece di k€ 550, + k€ 70. Si chiede di finanziare la richiesta iniziale per compensare l’aumento dei costi delle splitter box. • Produzione PAD: • richiesta iniziale k€ 430, s.j. ai test finali d’integrazione ed ad una stima dei costi. • Produzione schede CM : • richiesta iniziale k€ 207, s.j. ai test finali d’integrazione ed ad una stima dei costi. • Produzione TTCRx : • richiesta iniziale k€ 54, s.j. ad una stima realistica dei costi. • Produzione ELMB : • richiesta iniziale k€ 52, s.j. alla gara CERN. Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  24. Richieste CORE 2003 Napoli • 50link(50 TX + 50 RX)(46 k€) • 50+50fibremultimodali (costo per piccola fornitura0.2 k€ @ 100m) • Il numero totale di schede/fibre derivera’ dalle esigenze di preproduzione E’ stato gia’ concordato con i Referee che si può dimezzare questa piccola produzione in modo da avere un numero piccolo ma significativo di TX/RX per provare una slice completa del sistema che li utilizza. Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  25. Alcune precisazioni ... • Nelle cifre CORE non e’ inclusa l’IVA. Va quindi aggiunta alle richieste. • Nel calcolo delle cifre CORE non sono stati inclusi gli “spare” per una decisione di ATLAS. Gli “spare” vanno richiesti (in una percentuale congrua al numero di item da produrre) quando si richiedono i finanziamenti. Abbiamo iniziato a chiedere “spare” gia’ dal 2003 (5% degli item prodotti). Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  26. Tabella CORE 2002/2003 (k€) (*) s.j. ai risultati dei test d’integrazione o per compensare gli aumenti Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  27. Attività in corso : HLT/DAQ • Algoritmi di trigger di LVL2 basati sui rivelatori Pixel, TileCal, RPC e MDT • Valutazione dei programmi di ricostruzione offline dei muoni (MUONBOX e MOORE) come candidati per i programmi di Event Filter • Calcolo delle trigger rate • Software framework per HLT (CORE software) • Core software per l’Event Filter • Sviluppi DAQ per testbeam • Slice verticale di LVL1 + HLT per i muoni Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  28. Flusso dei dati in LVL1/HLT/DAQ : da implementare in una “slice verticale” rappresentativa di un detector (e.g. Muon Det.) Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  29. Slice verticale di HLT e DAQ Fast Ethernet Link 11 x Dual P3 800 MHz Switch F/GEth FEth FEth F/GEth FEth Switch 3COMSuperStack II 4950 12 x Dual P3 1 GHz SFI SFO Messa in opera di una “slice” verticale del sistema di Readout, Trigger e DAQ dei rivelatori di Muoni del Barrel. Temperature sensors Muon Readout & Data Acquisition (Testbeam CERN e Lab ATLAS Roma) Chamber(s) ADCs, TDCs R O D R O D C. C. C S M C. C. TDCs Beam Crate MDT Crate CDR PVSS / DCS • Architettura: • Readout e DAQ del Testbeam dei Muoni ad H8 del CERN • Integrazione di una farm HLT quale quella disponibile al SICR (Classis ATLAS Farm) • Scopo: • Studio del flusso dei dati dal rivelatore fino allo storage, filtrando i dati con algoritmi HLT. • Risultati per il TDR di HLT/DAQ dovuto per giugno 2003. ROS PC PC PC DataFlow Monitoring Calibration Ethernet Online Controllo DCS PC PC Network GigabitEthernet link Fibra ottica Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1 HLT Farm (SICR Roma)

  30. Richieste finanziarieper HLT 2003 Le richieste finanziarie per il 2003 sono basate sul seguente impegno dei gruppi italiani : • Slice verticale di TDAQ a Roma1 che include la lettura di alcuni detector (e.g. MDT e RPC) e alla quale contribuiscono tutte le sezioni. E’ un test importante per la messa a punto del software DAQ e degli algoritmi di Trigger (LVL1, LVL2 e EF), di Calibrazione e Monitoring. Si lavora con eventi simulati che vengono iniettati all’inizio del Data Flow. Si studiano in dettaglio le interfacce tra i vari livelli di trigger e di ciascuno di essi con il DAQ. • Richiesta finanziaria : 5 k euro a Roma1 per ampliamento del testbed. Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  31. Pixel-Tilecal-MDT Combined Run Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  32. R O D C C C O R B O B E A M CC R O D C C T T C V i C O R B O A D C s T D C s B E A M CC A D C s T D C s C C A I/F R O D C C C O R B O C A N I/F R O D C C R O D C C C O R B O R O D C C C S M 0 R O D 0 P E B R O D 1 P E B ROD crate ROD crate Beam crate Beam crate C O R B O L D A Q R O B 2 E B I F R O B 0 R O B 1 T R G ROC1 Trigger crate C A M A C R O D C C A D C A D C A D C Local SF1 TileCal CDR Local SFn TTC Back-End Remote SF1 L D A Q TRG EBIF ROB Tilecal Remote SFn SFC1 Ethernet ROC1 S F I O L D A Q S F I O L D A Q Ethernet CDR SFC1 Muon Back-End B.Di Girolamo “Event Filter” DAQ Control Room SWITCH Online Calibration Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  33. A test with many expectations • Organization of a common trigger and busy infrastructure across sub-detectors with different readout • Integration of three different DAQ systems all based on current DAQ prototype for testbeam (aka DAQ-1 and evolution) • Full DAQ/EF architecture implementation • Evaluation of online calibration performance • Storage of a set of data to be used for later EF studies • Exploitation of up- and down-stream tracking for calorimeter reconstruction? Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  34. Muon chambers Tilecal modules e,p,m Pixel telescope dump scintillator scintillator Detector setup Pixel beam telescope (fast readout, 125 ms busy) Tilecal: 2 barrel modules 2 extended barrel modules MDT: 6 barrel chambers Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  35. Combined Trigger and Busy • Need of cabling trigger and busy lines • Trigger on Pixel scintillator • Trigger on scintillator after Tile • Muon busy ~ 800 ms • Pixel busy ~ 125 ms • Tile busy ~ 200 ms • Master trigger issued by Pixel • Setup can be run • Selecting only muons • Selecting muons + prescaled p • Busy lines from MDT and Tile sent to Pixel Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  36. DAQ • Common configuration DB • Network structure based on muon model • MDT Gigabit and Fast Ethernet Switch • Private gigabit network for data • Fast ethernet network for control • 6 detector specific ROD emulators • 3 detector ROSes • Unique SFI • Muon SFI used for: • Event building • Interface to event filter • Dedicated gigabit link to Meyrin • 9x2 processors available in building 513 for EF studies Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  37. pixdaq01 ROS4 Pctbmu01 ONLWS Pctbmu05 DFM Pctbmugw Gateway C E R N E T H pctiledaq ROS3 FAST ETH Pctbmu02 ROS1 data data Pctbmu06 EF Farm1 Pctbmu04 SFI/O GB ETH 6 RIO2 8 PCs 1 SBC PC MAGNI EF Farm 2 Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  38. Integrated IGUI panels Tilecal configuration panel Muon trigger configuration panel Pixel configuration panel Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1 Pixel textual monitor

  39. Done ! Event Filter • Muons Processing Task working in the muon TB • Pixel and Tile data could go through Muons Processing Task untouched • Need for Event format to modify the decoding routine • Tile and Pixel processing ? • To be unified in the Muon Calib program. • Too ambitious ? • More emphasis to offline analysis and playback • Next year we can repeat the exercise if possible and have a well done Processing Task Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  40. Sample online calib plots Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  41. What we learned • Integration of detectors using • Different hardware • RIOs (mu, tile) and Concurrent Technologies (pixel) • Different detector specific software • ROD emulators, monitors at different levels • Different ROD-ROB links and protocols • S-link, TCP/IP on ethernet • Different data taking strategies • ATLAS-like (mu, tile) and asynchronous (pixel) • Extended muon network structure • Private fast and gigabit ethernet networks Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  42. What we learned (2) • Online data quality checks using • Online monitoring tasks • Calib on different detectors’ data • Online and dataflow: • Performance limit not reached • Several issues on system usability • Many feedbacks for the DAQ group Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  43. Data Taking • Many runs for • Configuration test • Trigger setup • Event filter studies • Both old and new software • During last night • Stable runs • More than 2x106 events • Only muons • Muons + Pions (ratio 1/5) Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  44. Web page ready (to be update soon…) http://atlas.web.cern.ch/Atlas/GROUPS/GENERAL/TESTBEAM/ongoing/comb2002/ Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  45. Conclusions • The first integrated multi-detector run succeeded • Interesting tests • Looking for problems… and solutions • Set of data useful for • Event Filter studies • DAQ studies • Future useful tools preparation • Studying solutions for 2004 ATLAS Barrel wedge run Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  46. Allocazione cifre CORE • LVL1 Muon Barrel: elettronica on-detector (incluso sviluppo ASIC) e off-detector, DCS • LVL2 :Switch, concentratori, distributori e processori (Spettrometro a muoni e Pixel) • EF: Interfacce switch-farm, cpu e crate, 10% prototipi • Readout (ROS): Crate, ROB (MDT, RPC e Pixel), DAQ cpu, link e Trigger I/F Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  47. Proposta per HLT e ROS • A causa del ritardo nella scrittura del TDR di HLT/DAQ/DCS, non si è ancora giunti ad una definizione dell’architettura TDAQ. • IL TDR è dovuto per giugno 2003 e quindi si propone di spostare le cifre CORE per ROS e HLT dal 2003-2004 al 2004-2005. Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  48. Profilo CORE Trigger LVL1 Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  49. Profilo di spesa CORE sett.2001 • * Nota che si è assunto 1 CHF = 1200 Lit • * Nota che le stime attuali del costo dello sviluppo del chip richiedono circa 1.2 GL, quindi un incremento di circa 1 GL • Nota che nel 2002 non si prevedono spese CORE per HLT e ROS perchè il TDR verrà completato entro fine 2002. Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

  50. Profilo di spesa CORE realistico • (*) Totali da rivedere in base alle richieste e assegnazioni effettive • Nota che nel 2002 non si prevedevano spese CORE per HLT e ROS perchè il TDR doveva essere completato entro fine 2002. Ora sappiamo che c’e’ un ulteriore ritardo di 6 mesi (generato dal ritardo globale di LHC). • Le attività PESA sono, per ora, attività software coperte dai finanziamenti per il calcolo. Gruppo1 - 19/9/2002 S.Falciano - INFN Roma1

More Related