Princípy počítačov

1. Princípy počítačov Marek Maleš Barbora Pachlová

2. OBSAH • RS hradlo • JK hradlo • Sekvenčné obvody • Register • Shifter • Lineárna pamäťová bunka • Pamäť 4x4 END

3. RS hradlo RS hradlo je bistabilný preklápací obvod a delí sa na asynchrónne a synchrónne. Asynchrónny preklápací obvod typu RS -         je najjednoduchší preklápací bistabilný obvod a teda má len dva komplementárne vstupy R, S a dva komplementárne výstupy Q,, Q´. Na obrázku č.1 je asynchrónne hradlo RS realizované pomocou hradiel NAND a NOR. Analyzujme činnosť preklápacieho obvodu RS: Tabuľka č.1 popisuje ustálené stavy obvodu a preto sa rozbor týka len statických pomerov. Symbolom Qnoznačme stav preklápacieho obvodu v čase t bezprostredne pred akciou na vstupe R, resp. S. Symbolom Qn+1označme stav výstupu obvodu v čase t+t, kde časový interval t je čas potrebný na ustálenie odozvy obvodu na zmenu signálov na vstupe R alebo S. Ak sú vstupy R a S súčasne na úrovni L, tj. V stave 0, stav výstupu preklápacieho obvodu nezávisí na týchto vstupoch a obvod zotrvá v predchádzajúcom stave. Je to prirodzený dôsledok zavedenia spätnej väzby do obvodu, čím sa vlastne zaviedla ďalšia vstupná premenná, ktorou je samotná výstupná premenná Q a jej negácia. schéma

4. Pre R = S = 0 dostávame: Ak Qn= 0 Qn+1 = ( S´+Qn ´)´= ( 1.Qn´)´= Qn = 0, AkQn= 1 Qn+1 = ( S´+Qn ´)´= ( 1.Qn´)´= Qn = 1. Znamená to, že obidva stavy preklápacieho obvodu Qn+1 = 1 a Qn+1 = 0 sú pre R = S = 0 stabilné a obidva výstupy obvodu Q ,a Q´ sú navzájom inverzné. Funkcia obvodu je korektná a zodpovedá zachovaniu jeho predchádzajúceho stavu. Druhá kombinácia hodnôt riadiacich vstupov podľa tabuľky č.1 S = 1, R = 0 znamená nastavenie výstupu preklápacieho obvodu na hodnotu Qn+1 = 1 nezávisle na predchádzajúcom stave obvodu Qn. Platí: Qn+1 = ( S´+Qn ´)´= ( 0.Qn´)´= 0´ = 1 Stav R´ = 1 na vstupe druhého hradla NAND vytvára z neho negátor a preto aj v tomto prípade má obvod dva komplementárne výstupy. Následný prechod signálu na vstupe S do stavu 0 nezmení hodnotu výstupu, pretože platí predchádzajúci rozbor prvého riadku pravdivostnej tabuľky. Opätovný prechod signálu na vstupe S do stavu 1 znamená povel na nastavenie obvodu do práve existujúceho stavu, čo znamená, že nedochádza k žiadnej zmene. RS hradlo

5. RS hradlo Zapojenie podľa obrázku č.1 je symetrické a preto analogický rozbor je možné vykonať pre tretiu kombináciu hodnôt riadiacich vstupov S = 0, R = 1, ktorá nastaví obvod do stavu Q = 0 nezávisle na jeho predchádzajúcom stave a obvod v tomto stave zostane aj po zaniknutí, resp. znovuobjavení sa signálu úrovne H na vstupe R. Štvrtá kombinácia hodnôt riadiacich vstupov R = S = 1 je neprípustná. Synchrónny obvod typu RS Synchrónne hradlo RS sa dosiahlo jednoduchou úpravou obvodu na obrázku č.1. Funkciu negátorov vytvorili dve hradlá NAND riadené synchronizačnými impulzmi privádzanými na spoločný vstup C obrázok č.2. Táto prvá dvojica NAND hradiel tvorí riadiacu časť a druhá dvojica NAND hradiel tvorí vlastný preklápací obvod.

6. RS hradlo Vstupy R, S zostávajú riadiacimi informačnými vstupmi určujúcimi logické chovanie obvodu, podmienkou je však prítomnosť synchronizačného impulzu na vstupe C, tj. C = 1. Len počas trvania tohto impulzu pôsobia NAND hradlá riadiacej časti vo funkcii invertorov a privádzajú na hradlá vlastnej preklápacej časti negované hodnoty premenných R a S. Pre túto kombináciu vstupných hodnôt sa pravdivostná tabuľka synchrónneho obvodu RS zhoduje s pravdivostnou tabuľkou asynchrónneho obvodu RS. Pokiaľ na vstupe C nie je prítomný synchronizačný signál C = 0, výstupy hradiel riadiacej vstupnej časti majú hodnotu 1 nezávisle na stave vstupov R a S. V súlade s tabuľkou č.1, tj. R = S = 0, zostáva obvod v kľudovom stave, tj. Pamätá si predchádzajúcu informáciu Qn. Výstupná premenná označená indexom n popisuje u synchrónnych obvodov stav obvodu tesne pred príchodom synchronizačného impulzu. Premenná s indexom n+1 popisuje ustálený stav obvode po príchode synchronizačného impulzu. Ani v zapojení na obrázku č.2 nie je kombinácia R = S = 1 prípustná, lebo po príchode synchronizačného impulzu C = 1 zaujme preklápací obvod neurčitý stav.

7. RS hradlo Značka asynchrónneho RS hradla Asynchrónny preklápací obvod typu RS (obr.č.1) Pravdivostná tabuľka č.1 Značka synchrónneho RS hradla Pravdivostná tabuľka č.2 Synchrónny preklápací obvod typu RS (obr. č.2) RS

8. JK hradlo Preklápací obvod typu JK je zdokonalený pôvodný RS preklápací obvod, zabráňujúci vzniku vstupnej kombinácie, pri ktorej stavy výstupov nie sú jednoznačne určené. Riadiacim vstupom R a S sú predradené dvojvstupové hradlá AND. Vstup S odpovedá vstupu J logicky vynásobeného hodnotou negovaného výstupu: S = J*Q’ . Analogicky, vstupu R odpovedá vstup K logicky vynásobený priamou hodnotou výstupu: R = K*Q . Toto usporiadanie vstupnej časti preklápacieho obvodu zabraňuje vzniku kombinácie S = R = H aj keď je J = K = H. Zapojenie obvodu je na obrázku č.3, vedľa je jeho schematická značka a pravdivostná tabuľka, popisujúca jeho činnosť. Pre výstup obvodu platí: Qn+1 =J.Qn ´+ K‘.Qn. Schematická značka JK hradla Pravdivostná tabuľka č.3 Preklápací obvod typu JK (obr. č.3)

9. Sekvečné logické obvody • Sekvenčné logické obvody sa od kombinačných logických obvodov odlišujú tým, že je v nich zavedená určitá spätná väzba z výstupu na vstup. Okamžité hodnoty výstupných logických signálov sú teda jednoznačne určené okamžitými hodnotami vstupných logických signálov ale aj predchádzajúcim stavom obvodu – existuje tu tzv. jednoduchá funkcia pamätania (t.j. sekvenčné chovanie). Sekvenčné logické obvody sa skladajú z kombinačnej a pamäťovej časti. Pamäťová časť sa nachádza v slučke spätnej väzby spájajúcej výstup kombinačnej časti s jej vstupom. Na vstup kombinačnej časti sú privedené: • vonkajšie vstupné signály X, ktorými okolie pôsobí na sekvenčný obvod • vnútorné signály Q z výstupu pamäťovej časti, ktoré charakterizujú aktuálny vnútorný stav sekvenčného obvodu • Vyhodnotením signálov Q a X v kombinačnej časti vznikajú: • výstupné signály Y, ktorými sekvečný obvod pôsobí na svoje okolie • vnútorné signály Z, ktorými je charakterizovaný nový vnútorný stav sekvečného obvodu

10. Sekvenčné logické obvody Podľa spôsobu ako sa v čase odvodzujú signály Q n zo signálov Z, delíme sekvenčné logické obvody na synchrónne a asynchrónne.

11. Register • Základné logické sekvenčné obvody delíme nadvoch skupín podľa toho, ktorú z dvoch základných sekvenčných operácií vykonávajú: • funkciu posúvania číslicovej informácie • funkciu sčítavania číslicových impulzov • Samostatný preklápací obvod je pamäťový člen schopný zapamätať si jednobitovú dvojkovú informáciu. Pre zapamätanie a spracovanie viacbitových informácií sa vytvárajú sústavy preklápacích obvodov – pamäťové registre. Počet N preklápacích obvodov tvoriacich N-stupňový register udáva bitovú kapacitu registra. Hodnota 2N udáva stavovú kapacitu registra. • Statické pamäťové registre sú charakterizované tým, že jednotlivé pamäťové členy, nie sú vo vnútri registra vzájomne prepojené a jeho stupne sú preto nezávislé. Tieto registre majú svoj výynam v pamätiach. • Dynamické pamäťové registre sú charakterizované tým, že jednobitové pamäťové členy, sú navzájom prepojené do série a to buď priamo alebo prostredníctvom kombinačnej siete, umožňujúcej riadenie zložitejšej činnosti celého registra. Dynamické pamäťové registre delíme na sčítavacie registre a na posuvné registre.

12. Shifter Posuvný register (shifter) posúva zaznamenanú informáciu z jedného pamäťového člena registra na druhý synchrónne s hodinovými impulzami. Defenícia hovorí, že je to súbor preklápacích obvodov usporiadaných do funkčného reťazca tak, že údajové vstupy nasledujúceho preklápacieho obvodu sú spojené s údajovými výstupmi predchádzajúceho preklápacieho obvodu a na synchronyzačné vstupy všetkých preklápacích obvodov je privedený spoločný hodinový (posúvací) impulz. Z hľadiska vonkajších logických väzieb musí mať posuvný register minimálne: 1. Údajový vstup prvého stupňa 2. Údajový výstup posledného stupňa 3. Posúvací vstup spoločný všetkým stupňom Registre sú vždy vybyvené aj spoločným mazacím vstupom pre vynulovanie obsahu registra. Posuvné registre delíme:

13. Shifter 1. Podľa spôsobu ukladania informácie do registra na a) registre so sériovým vstupom – zaznamenávaná informácia sa privádza na jediný prístupný údajový vstup registra, ktorým je vstup prvého stupňa registra a posúva sa do nasledujúceho stupňa vždy s príchodom hodinového impulzu b) registre s paralelným vstupom – každý stupeň registra má prístupný nastavovací asynchrónny vstup. Informácia sa privádza súčasne do všetkých pamäťových členov registra a do registra je zapísaná pomocou jediného riadiaceho impulzu. 2. Podľa spôsobu vyberania informácie z registra na a) registre so sériovým výstupom – informácia uložená a posúvaná v registri sa objavuje postupne bit po bite na jedinom výstupe v poradí posledného pamäťového člena registra. Výstupy ostatných stupňov registra nie sú prípustné. b) registre s paralelným výstupom – informáciu uloženú v registri je možné súčasne snímať zo všetkých pamäťových členov registra.

14. Shifter 3. Podľa smeru posuvu uloženej informácie na a) jendosmerné registre vpred (posuv doprava) – každý posúvací impulz posúva jednotlivé bity informácie z aktuálneho do nasledujúceho pamäťového člena registra a tým posunie celú informáciu súčasne o jedno miesto doprava. b) jednosmerné registre vzad (posuv doľava) c) dvojsmerné registre (reverzné, vratné) – umožňujú posúvať informáciu obidvoma smermi d) kruhové registre – uzavretím spätnej väzby z výstupu posledného pamäťového člena registra na vstup prvého člena registra spôsobujú posúvacie impulzy rotáciu zapísanej informácie cez celý register stále dookola

15. Lineárna pamäťová bunka Lineárna (elementárna) pamäťová bunka je zariadenie schopné zapamätať si elementárnu (jednobitovú) informáciu. Informácia 1 bit (binary digit) umožňuje rozhodnúť, ktorý z dvoch možných pravdivostných stavov (LOG 0, resp. LOG 1) nastal, alebo, ktorá z dvoch binárnych číslic (0, resp. 1) je aktuálna. Elementárne pamäťové bunky sú v operačnej pamäti organizované do 8-bitových pamäťových registrov, ktoré tak uchovávajú jednu slabiku (byte, 1 bajt = 8 bitov) dát. Adresovateľné miesto pamäte môže mať rozsah jedného alebo niekoľkých bajtov.

16. Pamäť 4 x 4 A0, A1 – signály adresnej zbernice R/W – riadiaca znernica e0-3 – dátová zbernica * - memory select BC – pamäťová bunka

17. KONIEC PREZENTÁCIE Marek Maleš Barbora Pachlová 2003 KONIEC

18. Bistabilný preklápací obvod Bistabilný preklápací obvod tvorí základ elementárnych pamäťových buniek. Bistabilný preklápací obvod sa môže dlhodobo nachádzať len v jednom z dvoch stabilných stavov. Prechod z jedného stabilného stavu do druhého nie je možný samovoľne, ale len na základe určitého popudu z vonku. Po prechode do nového stavu zotrváva obvod v dosiahnutom stave aj po zaniknutí príčiny, ktorá prechod vyvolala. Bistabilný preklápací obvod má obvykle dva komplementárne výstupy: priamy ( Q) a negovaný ( Q´). Stav preklápacieho obvodu je daný hodnotou výstupu Q. Ten môže dlhodobo nadobúdať len dve pásma napäťových hodnôt označovaných ako dolná napäťová úroveň L ( low) a horná napäťová úroveň H ( high). Bistabilný preklápací obvod má obvykle niekoľko riadiacich vstupov v závislosti od funkcie ktorú vykonáva. V najjednoduchšom prípade je činnosť obvodu ovplyvňovaná len dvoma riadiacimi vstupmi: vstupom pre nastavenie S ( set) a vstupom pre nulovanie R ( reset).

19. Bistabilný preklápací obvod Podľa charakteru odozvy výstupu preklápacieho obvodu na vstupné signály delíme preklápacie obvody na synchrónne a asynchrónne. -         Ak informácia privedená na riadiace vstupy ovplyvňuje stav výstupu preklápacieho obvodu okamžite, potom takýto obvod nazývame asynchrónny. -         Ak je odozva výstupu preklápacieho obvodu na určitú kombináciu vstupných riadiacich údajov časovo podmienená objavením sa synchronizačného (hodinového) impulzu na osobitnom vstupe C ( Clock Pulse), potom takýto obvod nazývame synchrónny preklápací obvod. RS