html5-img
1 / 22

Validation du protocole IPMI dans un châssis ATCA

Validation du protocole IPMI dans un châssis ATCA. Julie Dumas Alain Bazan Fatih Bellachia Laurent Fournier. Sommaire. Présentation du projet - Contexte - ATCA - Carte contrôleur - Cahier des charges Le bus I2C - Présentation du bus I2C ( Inter Integrated Circuit )

deon
Télécharger la présentation

Validation du protocole IPMI dans un châssis ATCA

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Validation du protocole IPMI dans un châssis ATCA Julie Dumas • Alain Bazan • Fatih Bellachia • Laurent Fournier

  2. Sommaire • Présentation du projet • - Contexte • - ATCA • - Carte contrôleur - Cahier des charges • Le bus I2C - Présentation du bus I2C (Inter Integrated Circuit) - Les modules I2C du microcontrôleur - Test I2C • ATCA et IPMI - Présentation de l'ATCA (Advanced Telecom Computing Architecture) - Le protocole IPMI (Intelligent Platform Management Interface) • Conclusion

  3. Contexte • ATLAS • Physique expérimentale : • + de données à transmettre • -> Débit + élevé • Remplacement des châssis : • -> Châssis ATCA : • Dimensions comparables • Management possible (gestion des alimentations et Hot swap) • Normalisé (PICMG et IPMI) • Fiabilité et redondance

  4. ATCA

  5. Carte contrôleur • Interfaces microcontrôleur : • Éthernet • I2C • USB • J Tag • Interfacé avec un FPGA : • Augmenter les entrées/sorties

  6. Cahier des charges • Validation du protocole IPMI dans un châssis ATCA • - Communication sur le bus I2C • - Spécifications pour ATCA : • Développement à partir de coreIPM (logiciel libre et open source)

  7. Sommaire • Présentation du projet • - Contexte • - ATCA • - Carte contrôleur - Cahier des charges • Le bus I2C

  8. Le bus I2C • 3 lignes : • Signal de donnée (SDA) • Signal d’horloge (SCL) • Masse • Start et Stop condition

  9. Principe de communication Start Addr + R/W ACK Donnée 1 ACK Stop Absence d’accusé de réception : - Repeat Start - Stop

  10. Le bus I2C du microcontrôleur • 2 Modules : I2C0 et I2C1 • Événements • - En mode Maître : • - Donnée envoyée ou reçue • - Erreur • - En mode Esclave : • - Start • - Requête reçue • - Donnée reçue • - Stop

  11. Événements en maître Registre d’interruption BusBusy Idle Arblst Error Busy Datack Adrack Transfertterminé Arbitration perdue Pas d’accusé de réception Erreur Data Send Data Receive Arbitration Lost Not ACK (send) Not ACK (receive) Sortir de l’interruption

  12. Événements en esclave Registre d’interruption Data Stop Start Registre de status Fbr TReq RReq Start/Stop Adressereçue Transmission Réception

  13. Test I2C • Test des registres d’interruption : • - Interruption Busy • - Arblst sans Error • - Absence d’interruption sur l’adresse • -> Fbr et RReq en cas de réception • -> Datack et Adrack • Test des commandes • - Envoi simple • - Réception simple • - Envoi multiple • - Réception multiple

  14. Sommaire • Présentation du projet • - Contexte • - ATCA • - Carte contrôleur - Cahier des charges • Le bus I2C - Présentation du bus I2C - Les modules I2C du microcontrôleur - Test I2C • ATCA et IPMI

  15. ATCA

  16. IPMI • Envoi en mode Maître • Réception en mode Esclave • Envoi et réception en interruption • -> IPMI protocole évènementiel • Communication basée sur Requête/Réponse

  17. Protocole de communication • Requête : • Réponse : Addr + R/W Net Function Checksum Slave Addr Num Seq Commande Data 0 à N Checksum Addr + R/W Net Function Checksum Slave Addr Num Seq Commande Completion Code Data 0 à N Checksum

  18. Requête IPMI Addr + R/W Addr Shelf manager + W 20 Data Révision IPMI v1.5 04 Net Function OEM function 10 Sensor Type Hot swap F0 Slave Addr Addr slave (board) 92 Sensor Number 00 Num Seq 00 Event Direction Event Type F 6 Commande Hot swap 02 OEM code État M2 A 2 ChangementÉtat M1 0 1 FRU Device ID 00

  19. Réponse IPMI Addr + R/W Addr Board + W 92 Net Function OEM function 10 Slave Addr Addr Shelf Manager 20 Num Seq 00 Commande Hot swap 02 Completion Code Normal 00

  20. Modifications apportées • Réponse incorrecte du Shelf manager • Perte d’arbitration • Pas d’accusé de réception • Time out • Nouvel envoi

  21. Sommaire • Présentation du projet • - Contexte • - ATCA • - Carte contrôleur - Cahier des charges • Le bus I2C - Présentation du bus I2C - Les modules I2C du microcontrôleur - Test I2C • ATCA et IPMI - Présentation de l'ATCA - Le protocole IPMI • Conclusion

  22. Conclusion • Travail réalisé : • Initialisation correcte • Passage jusqu’au mode M3 • Améliorations et tâches à réaliser : • Terminer les changements d’état • Gestion des pertes de communication dans tous les états

More Related