1. 單元八 曼徹斯特碼之編碼與解碼 曾志成 國立宜蘭大學 電機工程學系 tsengcc@niu.edu.tw http://wcnlab.niu.edu.tw 註：本教材主要是修改自「通訊系統實驗」作者趙亮琳與范俊杰教授所提供之教學資源

2. 教學目標 • 瞭解曼徹斯特碼(Manchester Code) 及其在位元同步上之用途。 Chih-Cheng Tseng

3. 原理說明 (1/5) • 在數位傳輸時，接收端之時脈必須維持和發送端的時脈一致，才能正確地讀出每一位元，也就是必須保持位元同步。 • 在單元七中 (見圖 8-1)，除了將 CVSD 調變後之數位信號傳送給解調端之外，還直接用另一條線將時脈信號傳給解調端，這雖可確保兩邊之時脈一致，但卻是一種不切實際的做法。 • 在本單元中 (見圖 8-2)，將以曼徹斯特碼的方式把時脈信號隱含在要傳送的數位信號中一起傳送，所以只須一條傳送通道即可，而到了接收端再將曼徹斯特碼復原成原數位信號和時脈信號。 Chih-Cheng Tseng

4. 原理說明 (2/5) 圖 8-1單元七之系統方塊 圖 8-2本單元之系統方塊 Chih-Cheng Tseng

5. 原理說明 (3/5) • 表示數位信號的形式有很多種 • 在單元七中，CVSD 調變後輸出的數位信號稱為 NRZ (Non-Return-to-Zero) 形式，它用 High 電壓代表“1”，Low 電壓代表“0” (參考圖 8-3)， • 曼徹斯特碼則是一種分割相位(Split Phase) 的方式，它將每個位元週期分割成兩半，而且這兩半所出現的 High、Low電壓是相反的，所以它以下列兩種形式來代表“0”與“1”(參考圖 8-3)： • 前半段是 Low，後半段是 High，代表“0”。 • 前半段是 High，後半段是 Low，代表“1”。 Chih-Cheng Tseng

6. 原理說明 (4/5) 圖 8-3NRZ 和曼徹斯特碼之信號形式 Chih-Cheng Tseng

7. 原理說明 (5/5) • 在圖 8-3 中特別標出了曼徹斯特碼的大部分電壓轉換邊緣，仔細觀察可發現，曼徹斯特碼每隔一個時脈週期必定會有一個轉換邊緣出現，這就是時脈信號賴以藏身的地方。 • 在接收端只要能利用這些邊緣而去除其他的邊緣，就能重建出和發送端同步的時脈。 • 最後，由曼徹斯特碼中重建出原 NRZ 信號的方法有多種，本單元所用的方法是在曼徹斯特碼每一位元之前半段時間所閂鎖(latch) 到的信號做為 NRZ 的輸出，因為曼徹斯碼可由位元前半段得知該位元是“1”還是“0”。 Chih-Cheng Tseng

8. 電路說明 (1/16) • 本單元的曼徹斯特碼編碼電路(如圖 8-4 所示)之特性如下： • In 端為 NRZ 信號輸入端，CLK-in 端為時脈輸入端，Out 端為曼徹斯特碼輸出端，各端點信號均為 TTL 規格。 • 各端點之相對波形如圖 8-5 所示，在時脈正邊緣時電路對 In 端之信號取樣， • 若取到的是 High 則送出先 High 後 Low 的波形， • 若取到的是 Low 則送出先 Low 後 High 的波形。 Chih-Cheng Tseng

9. 電路說明 (2/16) NAND真值表 JK正反器真值表 圖 8-4　曼徹特碼編碼電路 Chih-Cheng Tseng

10. 電路說明 (3/16) 圖 8-5　曼徹斯特碼編碼電路各端點之波形 Chih-Cheng Tseng

11. 電路說明 (4/16) • 電容200 pF、電阻及二極體之作用是在CLK-in 正邊緣時產生一個短暫的取樣脈波，如圖 8-5 之 V1 波形。 • 當輸入 (In) 為高態時，在 V1 為高態的瞬間 V2 為低態， V3 為高態，所以 7476 產生強制設定的動作，強制輸出(Out) 端為高態。當 V1 回至低態時，V2 及 V3 均為高態，所以 Out 端仍保持高態，直到 CLK-in 負邊緣時由於 7476 會將其輸出反相 ( 因為 J = K = High)，Out 端才變成低態。換言之，當 CLK-in 正邊緣時，若 In 為高態，則 Out 端將送出一個“ ”之波形。 • 同理，當輸入 (In) 為低態時，在 V1 為高態的瞬間 V2 為高態，V3 為低態，所以 7476 產生強制清除的動作，強制Out 端為低態，直到 CLK-in 負邊緣時才會反相成高態。換言之，當 CLK-in 正邊緣時，若 In 為低態，則 Out 端將送一個“ ”之波形。 Chih-Cheng Tseng

12. 電路說明 (5/16) • 曼徹斯特碼解碼電路(圖 8-6)其特性如下： • In 端為曼徹斯特碼輸入端，Out 端為 NRZ 信號輸出端，CLK-out 端為重建之時脈輸出端，各端點信號均TTL 規格。 NAND真值表 74LS123的常態為“0” D型正反器 圖 8-6　曼徹斯特碼解碼電路 Chih-Cheng Tseng

13. 電路說明 (6/14) • 各端點之波形關係如圖 U10-3所示， • 當輸入 (In) 端有正邊緣時，V1 處即產生一個短暫的脈波；而當 In 端有負邊緣時，V2 處即產生一個短暫脈波。 • 74LS123 內含兩個單擊(one-shot) 電路。 • 平常其輸出 Q 為Low、 為 High，我們稱這是它的穩態。 • 當受到觸發時 Q 會變成 High、 則變成 Low，而這受激狀態只能維持Td秒，然後會自動回至其穩態。至於Td之大小則由外接之 R1、C1 所控制，可由 Data book 查出Td與 R1、C1 之關係，其本上 R1、C1 越大則Td越小。 Chih-Cheng Tseng

14. 電路說明 (7/14) 圖 U10-3　曼徹斯特解碼電路之解釋波形 Chih-Cheng Tseng

15. 電路說明 (8/14) • 當兩個單擊電路都在穩態時，V3及V4均為Low，此時 • 若V1先出現脈波，則上方之單擊電路會被觸發，故V3 跳為High且只維持Td秒即回到Low，並且V3為High會關閉下方之AND 閘，使V2即使有脈波發生也無法觸發下方之單擊電路。 • 若V2先出現脈波，則下方之單擊電路會被觸發，故V4跳為High並且只能維持Td秒，而在這Td秒內V1即使有脈波也無法觸發上方之單擊電路。 • CLK-out 和 V3、V4 的關係如下：由圖 U10-3 可看出其波形雖和原時脈不完全相同，但至少頻率是一樣的。 (U10-1) Chih-Cheng Tseng

16. 電路說明 (9/14) • 當 CLK-out 負邊緣時，D 型正反器 (7474) 即鎖入 In 端之信號，所以輸出 (Out) 端波形會在 CLK-out 負邊緣時送出新的 NRZ 位元，而這特性正符合 CVSD 解調電路之需求。所以雖然 CLK-out 之波形與原時脈不盡相同，但卻更符合我們的需要。 • 由圖 U10-3 有關Td和TC(時脈週期 ) 之標示可看出，必須符合 (U10-2) 式本電路才能阻擋不必要的邊緣發生觸發，並確保 D 型正反器鎖入的是正確資料。 (U10-2) Chih-Cheng Tseng

17. 電路說明 (10/14) • 若將(U10-2)式改寫成頻率式如下(式中的fc為時脈頻率) • 則可再整理得時脈頻率fc的適用範圍如下式： • 在本電路中，單擊電路之R=180 kΩ，C=500pF，經查Data book 得Td ≈ 34μs。 • 因此， fc適用範圍之理論值為 15 kHz~29 kHz。 (U10-3) (U10-4) Chih-Cheng Tseng

18. 電路說明 (11/14) • 本單元分兩階段， • 第一階段觀察曼徹斯特碼編碼及解碼電路運作之情形 • 第二階段再加入 CVSD 調變、解調電路，觀察曼斯特碼用於傳送 CVSD調變後之數位資料的情形。 • 曼徹斯特碼編碼及解碼： • 實驗電路如圖 8-8 所示。 • 圖中之 CVSD 調變器是接成通道閒置信號產生器以提供實驗所需之週期性 NRZ 信號和與之同步的時脈信號。 • 連接 CVSD 調變器的就是圖 8-4 的曼斯特碼編碼電路，它負責將 NRZ 信號與時脈信號結合成曼徹斯特碼送出。 • 最後連接的是圖 8-6 的曼徹斯特碼解碼電路，它負責將收到的曼徹斯特碼分解成 NRZ 信號和時脈信號。 Chih-Cheng Tseng

19. 電路說明 (12/14) Chih-Cheng Tseng

20. 電路說明 (13/14) • 用曼徹斯特碼傳送 CVSD 調變之數位信號：實驗電路如圖8-9 所示。電路運作敘述如下： • 類比信號 Vi經 CVSD 調變後，變成 NRZ 形式之數位輸出 D-out。 • 數位輸出 D-out和它的時脈 CLK-out 一起送至曼徹斯特碼編碼電路，然後以曼徹斯特碼的形式傳送至接收端。 • 接收到的曼徹斯特碼由解碼電路復原出 NRZ 信號和時脈信號。 • 所復原出之 NRZ 信號和時脈信號送至 CVSD 解調器解調出接近原類比輸入Vi之類比輸出Vo 。 Chih-Cheng Tseng

21. 電路說明 (14/14) 圖 8-9　用曼徹斯特碼傳送 CVSD 調變之數位信號的實驗電路 Chih-Cheng Tseng