1 / 25

QDCDAME : électronique de lecture pour TRADERA

QDCDAME : électronique de lecture pour TRADERA. Laurent.gallin-martel@lpsc.in2p3.fr. L. Gallin-Martel / LPSC Journées VLSI – FPGA – PCB 2014 1. PLAN. Le groupe DAMe et le détecteur TRADERA

Télécharger la présentation

QDCDAME : électronique de lecture pour TRADERA

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript


  1. QDCDAME : électronique de lecture pour TRADERA Laurent.gallin-martel@lpsc.in2p3.fr L. Gallin-Martel / LPSC Journées VLSI – FPGA – PCB 2014 1

  2. PLAN Le groupe DAMe et le détecteur TRADERA Le circuit de lecture QDCDAME Modélisation du circuit Principales caractéristiques Perspectives L. Gallin-Martel / LPSC Journées VLSI – FPGA – PCB 2014 2

  3. QDCDAME : électronique de lecture pour TRADERA • Groupe DAME : Développement et Application pour le Médical • : Transparent Detector for Radiotherapy • Détecteur 2D pour la mesure des caractéristiques du faisceau en amont du patient. • Éviter les accidents de sur-irradiation (Epinal, Toulouse, ...) • Nouvelles techniques de radiothérapie complexes (IMRT) => dosimétrie in vivo. • Système portable et compact : zone active du détecteur, électronique frontale et • acquisition de données sur un seul circuit imprimé. • Nécessité d’une très grande dynamique : intégration d’une impulsion unique ou d’un grand • nombre d’impulsions (pendant 50 ms et plus), prise en compte des caractéristiques des • différents accélérateurs existants et futurs. L. Gallin-Martel / LPSC Journées VLSI – FPGA – PCB 2014 3

  4. ΔT L’accélérateur de radiothérapie Faisceau Signal TRADERA 200 fC < Q < … ΔT => 100 µs Accélérateur linéaire (de 4 à 25 MV) : électrons accélérés puis freinés dans une cible. Production de rayonnement de freinage : photons dont l’énergie va jusqu’à 25 MeV qui servent à l’irradiation du patient. Faisceau pulsé : durée 3 à 4 µs, puis attente de 2 à 60 ms. L. Gallin-Martel / LPSC Journées VLSI – FPGA – PCB 2014 4

  5. Détecteur TRADERA 324 pixels (présentation O. Rossetto) L. Gallin-Martel / LPSC Journées VLSI – FPGA – PCB 2014 5

  6. QDC DAME FPGA USB 2 RAM CNA Détecteur TRADERA 324 pixels (présentation O. Rossetto) Détecteur 324 pixels, électronique de lecture et acquisition sur le même circuit imprimé : • Zone active : • 324 pixels • 15x15 cm2 • Électronique de lecture : • 21 QDCDAME • Auto-calibration (RAM + CNA) • Acquisition USB 3 exemplaires sont actuellement testés par le CHU de Grenoble et le LPSC L. Gallin-Martel / LPSC Journées VLSI – FPGA – PCB 2014 6

  7. RAZ SW1 PIX C1 Ie Vpac PAC CPT data_out(9:0) CMP Seuil QDCDAME : Mesure de charge de grande dynamique • Convertisseur Courant Fréquence • - le courant détecteur Ie est intégré dans un pré-amplificateur de charge (PAC) => Vpac • - la tension Vpac est comparée à Vseuil (CMP) • quand CMP bascule le compteur CPT est incrémenté et le condensateur C1 est déchargé (SW1) • la conversion A/N est directement fournie par CPT • - la dynamique du convertisseur est limitée seulement par la taille du compteur CPT L. Gallin-Martel / LPSC Journées VLSI – FPGA – PCB 2014 7

  8. -la charge générée pendant le RAZ n’est pas prise en compte (temps mort) • -la charge résiduelle dans C en fin d’intégration n’est pas prise en compte Erreurs sur la charge mesurée L. Gallin-Martel / LPSC Journées VLSI – FPGA – PCB 2014 8

  9. INTEG RAZ SDOUT CPT[9:0] SW1 PIX C1 Ie RES[5:0] Vpac SDIN PAC CMP BUSDAC[5:0] RAMPE Vrampe CNA 6 bits SEUIL[5:0] Conversion A/N de la tension Vpac résiduelle • - La tension Vpac résiduelle est comparée à un signal de rampe (Vrampe du CNA 6 bits) • quand CMP bascule le registre RES mémorise les 6 bits du CNA => valeur numérisée du résidu • le CNA permet également de générer Vseuil lors de l’intégration (SEUIL[5:0]) • données 16 bits en sortie sont composées de 10 bits CPT et 6 bits RES • diminue très nettement le déficit de charge mais nécessite une calibration: DATA = CPT + αRES L. Gallin-Martel / LPSC Journées VLSI – FPGA – PCB 2014 9

  10. INTEG RAZ SDOUT CPT[9:0] SW1 PIX C1 Ie RES[5:0] Vpac SDIN PAC CMP BUSDAC[5:0] RAMPE Vrampe CNA 6 bits REFP SEUIL[5:0] SW2 SW4 C2 SW3 SW5 SW CTRL REFN Intégration sans temps mort • - Une quantité de charge Q est prélevée quand CMP bascule • Q peut venir du pixel et/ou de C1 • - Q = C2 * (REFP – REFN) => réglable L. Gallin-Martel / LPSC Journées VLSI – FPGA – PCB 2014 10

  11. Détails du QDCDAME • - PAC : OTA avec C1 = 200 fF en contre réaction • CMP : comparateur statique latché • CNA : thermométrique => 64 sources de courant et conversion I => V (résistance + AOP) • AOP suiveur pour sortir la rampe analogique sur un PAD • Injection de charge : C2 = 200 fF • Signaux de ctrl : RST, CLKCMP, CLKDAC, CONF, INTEG, RMP et RD • Chargement seuil 6 bits en série avec CONF • 16 voies 16 bits chaînées => lecture 256 bits série avec RD sur SDOUT • Possibilité de chaîner les QDCDAME avec SDIN et SDOUT • Détermination du coefficient α : DATA = CPT + αRES => simulation d’un modèle L. Gallin-Martel / LPSC Journées VLSI – FPGA – PCB 2014 11

  12. C1 LOGIC INTEG Ie Vpac PAC SDOUT CMP RD CPT[9:0] CLK VEE REFP SW2 SW4 SW[5:2] CMD SW RD RES[5:0] SDIN C2 BUSDAC[5:0] SW5 SW3 VBUF CNA 6 bits INJECT VEE REFM SEUIL[5:0] Schéma bloc du QDCDAME CMP réagit sur front de CLK => le modèle est simple à programmer On calcule l’état du circuit uniquement sur front de CLK => une période de CLK = une itération de boucle L. Gallin-Martel / LPSC Journées VLSI – FPGA – PCB 2014 12

  13. Modèle MATLAB du QDCDAME INJECT (Vref,C2) TRADERA (pulse ou fichier) PAC (VEE,C1,Ipd) CPT CMP (offset) LOGIC RES DAC (LSB,VBUF,NL) Du bruit peut être injecté dans chaque bloc. L. Gallin-Martel / LPSC Journées VLSI – FPGA – PCB 2014 13

  14. Modèle MATLAB du QDCDAME CPT = 0 L. Gallin-Martel / LPSC Journées VLSI – FPGA – PCB 2014 14

  15. Modèle MATLAB du QDCDAME CPT = 1 L. Gallin-Martel / LPSC Journées VLSI – FPGA – PCB 2014 15

  16. Modèle MATLAB du QDCDAME CPT = 11 L. Gallin-Martel / LPSC Journées VLSI – FPGA – PCB 2014 16

  17. Modèle MATLAB du QDCDAME INL=0 L. Gallin-Martel / LPSC Journées VLSI – FPGA – PCB 2014 17

  18. Détermination du coefficient de calibration • Le coefficient α dépend de C1 et C2 dont on ne connaît pas précisément la valeur. • Un coefficient différent pour chaque voie. • La réponse à une excitation linéaire doit varier linéairement. • On enregistre la réponse de chaque voie pour une série d’impulsions de courant • On utilise un algorithme de minimisation (SIMPLEX, GC) pour déterminer α • On minimise la fonction i = amplitude du pulse i L. Gallin-Martel / LPSC Journées VLSI – FPGA – PCB 2014 18

  19. CH15 CH14 Sans calibration Sans calibration CH15 CH14 Avec calibration Avec calibration Coefficient de calibration : effet sur l’INL L. Gallin-Martel / LPSC Journées VLSI – FPGA – PCB 2014 19

  20. CH15 CH14 Sans calibration Sans calibration CH15 CH14 Avec calibration Avec calibration Coefficient de calibration : effet sur l’INL L. Gallin-Martel / LPSC Journées VLSI – FPGA – PCB 2014 20

  21. INL du CNA 6 bits INL = +/- 1.5 mV => LSB/20 INL compatible avec un CNA 10 bits L. Gallin-Martel / LPSC Journées VLSI – FPGA – PCB 2014 21

  22. QDCDAME : principales caractéristiques Technologie AMS CMOS 0.35µm Surface : 4mm2 16 voies de mesures 16 bits 1 CNA 6 bits (Seuil comparateur + Rampe) Lecture des 16 données 16 bits en série sur Sdout Circuits chainables avec Sdin/Sdout Bruit < 0.5 LSB INL < 0.1 LSB Alimentation 3V3 Consommation < 1 mW / voie 300 circuits produits Merci D. Dzahini pour tes briques AMS 0.35 µm L. Gallin-Martel / LPSC Journées VLSI – FPGA – PCB 2014 22

  23. Développements électroniques en cours et à venir • TRADERA 1600 voies (en cours) • surface active de 30x30 cm2 contenant 1600 pixels • basé sur la même électronique frontale => 100 QDCDAME 16 voies • mesure des conditions expérimentales: inclinomètre, hygromètre, capteur de pression et température • lecture des donnéeset transmission sans fil avec une carte linux embarqué Beaglebone. • TRADERA 6400 voies (à venir) • surface active de 30x30 cm2 contenant 6400 pixels • étude prochaine d’une version 64 voies du QDCDAME • Détecteur pour la ligne médicale de l’ESRF (en cours / à venir) • besoin d’une dynamique bien plus grande que sur les accélérateurs du CHU (facteur 100 au moins) • premiers tests réalisés avec TRADERA 324 => QDCDAME convient à cette problématique • étude d’une géométrie détecteur dédiée ESRF avec électronique embarquée : QDCDAME + acquisition L. Gallin-Martel / LPSC Journées VLSI – FPGA – PCB 2014 23

  24. MLC à 40 paires de lames L. Gallin-Martel / LPSC Journées VLSI – FPGA – PCB 2014 24

  25. 1ere images de fin 2013 avec α pas optimal Coef α pas optimal dans cette animation Maintenant: pour une irradiation uniforme => dispersion des pixels < 0.4 % L. Gallin-Martel / LPSC Journées VLSI – FPGA – PCB 2014 24

More Related